VSCode配置Verilog/SystemVerilog开发环境（三）插件配置

原创 已于 2022-03-30 00:27:06 修改 · 2.7w 阅读 · 116 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#verilog #systemverilog

于 2020-04-16 00:11:50 首次发布
本文介绍如何在VSCode中集成Vivado进行Lint检查，实现代码高亮、定义跳转及悬浮显示等功能，提升Verilog和SystemVerilog开发效率。

目录

本节将要实现的功能：

  • Lint检查
  • vivado绑定vscode
  • 定义跳转/定义悬浮显示

Lint检查

如第（二）节安装Verilog HDL/SystemVerilog插件，如插件欢迎页的说明，支持如下的Lint工具。
在这里插入图片描述
以Vivado的xvlog为例：
Step.1 安装好Vivado；
Step.2 将xvlog路径设置到系统环境变量中；
Step.3 在VSCode的设置中，选择xvlog；
Step.4 重启VSCode；
在这里插入图片描述
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-VqDFVT3Z-1586966694350)(_v_images/20200415232417301_5325.png)]

检查，VSCode是否能够识别到xvlog，在VSCode的终端中输入：

xvlog --version

在这里插入图片描述

最低0.47元/天 解锁文章
VSCode配置Verilog/SystemVerilog环境（二）插件安装
ONE_PUNCH
04-09 3万+
目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens VSCode中如何安装...
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
ONE_PUNCH
08-15 5679
目录1.快速代码片段1.1.模板创建1.2.补全设置修改1.3. 快捷键修改2.编辑效率的提升 本节将要实现的功能： 快速代码片段 编辑效率的提升 待更新 1.快速代码片段 1.1.模板创建 使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。 使用方法如下： 1.在设置中，点击用户代码片段； 2.新建全局代码片段 文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段； "P
vscode的Verilog/SystemVerilog Tools(Andrew Nolte)插件简单配置
最新发布
1615549892
10-15 976
Verilog/SystemVerilog Tools插件
VSCode-SystemVerilog:VS Code中的SystemVerilog支持
03-11
SystemVerilog-语言支持 此VS Code扩展提供了更快读取，导航和编写SystemVerilog代码的功能。 特征 精心 转到文档中的符号（ Ctrl+Shift+O ） 转到工作空间文件夹（已索引模块/接口/程序/类/程序包）中的符号（ Ctrl+T ） 转到定义（适用于模块/接口/程序/类/程序包名称以及端口！ ）（ Ctrl+LeftClick ） 在已建立索引的工作空间上快速入门 许多常见块的代码段 从已索引的模块实例化模块 带有模拟器的Linter Capabilites（） 通过集成的SystemVerilog解析器和IntelliSense（完全符合IEEE标准1800-2017）进行快速实时错误识别 如果您发现错误或想要功能，则将其作为“请求或提交“ 例子 语法高亮 转到定义 模块实例化 推荐建议 如果您的工作空间中有网表，则可以在设置中排除它们，例如
vscode搭建Verilog环境
weixin_43914896的博客
06-13 1万+
………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………
VScode配置Verilog/SystemVerilog环境 (一）概述
ONE_PUNCH
04-09 1万+
为什么我要用VSCode，请查看我的另一篇Blog-FPGA之路——Verilog与编辑器的那些事儿 在VSCode上将要实现的功能： 语法高亮 代码对齐 括号的处理 文件编码方式 版本管理 二进制文件 系统文件图标 快捷键操作 自动例化 自动补全 Lint检查 vivado绑定vscode 自动跳转 自动声明 定义跳转 需要用到的插件： Verilog HDL/SystemVerilo...
vscode搭建Verilog HDL开发环境
详解FPGA及硬件电路开发
11-27 3万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
如何在VSCode中优雅地书写Verilog
热门推荐
weixin_62701327的博客
03-06 3万+
2.仿真器选择ModeiSim的，选择常见的器件家族，建立存在工作库的文件目录并填入，选择modelsim的win64文件夹作为modelsim仿真器所在目录，勾选Compile Xilinx IP,最后点击compile即可生成相应工作库(注：此处等待时间较长).在VSCode中打开源文件所在目录，编写完设计文件和仿真文件后，按住ctrl+`打开终端，输入vlog *.v 编译该工作目录下的全部.v文件.(也可以输入vlog xxx.v文件单独编译对应的.v文件).
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
在本文中，我们将深入探讨如何使用Visual Studio Code (VSCode) 配置Verilog开发环境，以便进行编译、运行及观察波形。VSCode是一款轻量级且功能强大的源代码编辑器，支持多种编程语言，包括硬件描述语言（HDL）如...
vscode verilog sv常用插件
05-05
总的来说，这些插件集合了代码高亮、自动格式化、代码提示、实用工具以及美化环境等多种功能，极大地优化了VSCode在Verilog和SystemVerilog开发中的体验。它们可以帮助工程师提高开发效率，确保代码质量，同时提升...
verilog_vscode配置
03-13
verilog_vscode配置
vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support
03-11
SystemVerilog对VSCode的支持 基于 SumblieText软件包的SystemVerilog支持。 特征 完毕 .sv .SV文件的语法突出显示 摘录： 块： always_ff ， always_comb ， module ， initial ， function 条件块： if ， while ， for 声明： parameter ， function 预构建： include ， define 特别的： 带参数的模块的paramod begin生成开始和结束对 悬停变量声明（ ） 模块实例化命令（ ） 打开命令面板Ctrl+Shift+P并键入System Verilog: Instantiate Module 选择要实例化的文件，它将在光标位置插入inst 已知错误 begin ... end不支持begin ... end括号匹配 G
systemVerilog
06-06
systemVerilog的笔记
VS Code编写Verilog的环境搭建常用设置
YprgDay的博客(Yuan make progress everyday)
11-29 5133
VS Code编写Verilog的环境搭建常用设置。
vscode verilog 插件配置
m0_64828701的博客
07-16 1182
vscode中配置verilog环境，iverilog配置正常，ctag配置失败，换用其他插件实现。
vscode通过Code runner调用vcs来编译systemverilog文件
杰之行的博客
05-24 2070
vscode通过Code runner调用vcs来编译systemverilog文件
system verilog VSCode Windows 配置简述
panjd123
10-31 1471
本文章的目的并非完全在 VSCode 中进行 system verilog 编程，而是以 vivado 为核心，将 VSCode 作为编译器。
Vscode配置Verilog开发环境
qq_45776815的博客
03-04 1万+
在Vscode扩展中搜索verilog 安装下面几个插件将Vivado安装目录下面的bin文件夹加入到环境变量PATH里面，重新打开vscode，命令行窗口输入显示正常版本信息则添加成功。然后在vscode中选择语法检查工具为xvlog，然后重启vscode，大概就具有语法检查功能了如果依旧不行，试试重启电脑、管理员模式打开vscode、配置ctags（这个应该不会影响语法检查）、检查环境变量是否正确这几种可能多试试或许就好了。
VSCode-SystemVerilog 扩展使用教程
gitblog_00292的博客
08-20 887
VSCode-SystemVerilog 扩展使用教程 项目介绍 VSCode-SystemVerilog 是一个为 Visual Studio Code 开发的扩展，旨在提供对 SystemVerilog 语言的全面支持。该扩展包括语法高亮、代码导航、自动补全等功能，极大地提高了 SystemVerilog 开发的效率和舒适度。 项目快速启动 安装扩展 打开 Visual Studio Cod...
评论 20
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值