【UVM实战】第七章：UVM中的寄存器模型（1）寄存器模型简介

UVM寄存器模型简介与应用优势
已于 2025-04-10 23:57:15 修改
阅读量144 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 数字IC验证百宝箱 # UVM实战 文章标签： 经验分享 面试 数字IC 芯片验证 SV
于 2025-03-20 23:53:41 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/MoorePlus/article/details/146409250
数字IC验证百宝箱 同时被 2 个专栏收录
93 篇文章 ¥399.90 ¥499.90
订阅专栏
UVM实战
15 篇文章 ¥19.90 ¥99.00
订阅专栏

文章目录

7.1.1、带寄存器配置总线的DUT

在本书以前所有的例子中， 使用的DUT几乎都是基于2.2.1节中所示的最简单的DUT， 只有一组数据输入输出口， 而没有行为控制口， 这样的DUT几乎是没有任何价值的。 通常来说， DUT中会有一组控制端口， 通过控制端口， 可以配置DUT中的寄存器，DUT可以根据寄存器的值来改变其行为。 这组控制端口就是寄存器配置总线。 这样的DUT的一个示例如附录B的代码清单B-2所示。

带寄存器配置总线的DUT：

//文件： src/ch7/dut/dut.sv
module dut(clk,rst_n,bus_cmd_valid,<
了解本专栏 订阅专栏 解锁全文
【System Verilog and UVM基础入门6】UVM寄存器模型
TommiWei的博客
02-22 3252
一篇文章帮助你掌握前门访问和后门访问
UVM寄存器模型（一）
u012723003的博客
09-09 2588
以上function都是虚函数，也就意味着用户可以根据待测寄存器的特别进行重定义，比如有些寄存器的读写属性是寄存器模型中没有的，则可以通过扩展uvm_reg或uvm_reg_field类来重定义寄存器模型中相关function的方式实现想要的读写属性。首先理解一下寄存器的结构，如下图所示，一个寄存器通常是32bit，这32bit由一个或多个域段组成，不同的域段又有各自的位宽和读写属性，写属性即每个域段的属性包括只读，只写，可读可写等等特性。get_fields：获取寄存器的域段。get：获取寄存器期望值。
UVM-寄存器模型
Nie_You的博客
08-15 8346
UVM_寄存器模型整理。
[uvm]寄存器模型
stm32stu的博客
04-28 758
过程记录，持续更新。。。 常用方法整理 read，write区分前门访问和后门访问，可以对reg和field进行处理，会对desire value和mirror value进行修改 peek，poke是后门访问，可以对reg和field进行处理，会对desire value和mirror value进行修改，会对dut 真实值进行修改 mirror，可以对reg和block进行处理，会对desire value和mirror value进行修改，如果配置了uvm_check，当dut真实值和镜.
UVM寄存器模型：m_mirrored，m_desired，value
weixin_43731614的博客
07-30 721
另一种预测方法是显式预测，显式预测是直接对总线行为进行监测从而预测更新寄存器模型的值，相比于自动预测，显式预测要求环境中有一个monitor，predicter和adapter，并且在connect阶段将monitor的output_port和predicter的bus_in port进行连接，并且设置predictor的adapter和map。上述对于期望值和镜像值的更新都和寄存器模型的预测predict有关，都是通过调用do_predict函数实现期望值和镜像值的更新。
UVM寄存器模型这么难学，有没有更容易点的？
路科验证
04-16 2014
​ rockeric.com 这篇论文很完整，如果读完路桑的分析你觉得确实解决了你们的痛点，不妨从【阅读原文】下载完整论文。在OVM时代，OVMpackage本身是没有寄存器模型方案的，于是Cadence的Verisity人马（Specman的EDA公司）就做了一个OVM_RGMpackage，那还是10年以前的事情了。路桑那会从Specman迁移到OVM，也就很快适应了这个专门给O...
[UVM源代码研究] 聊聊寄存器模型中的期望值(desired value)、镜像值(mirrored value)以及DUT中的实际值(actual value)的相关概念及方法
sunstat的博客
03-18 3342
聊聊寄存器模型中的期望值(desired value)、镜像值(mirrored value)以及DUT中的实际值(actual value)的相关概念及方法
UVM中多线程通过寄存器方法set和update对同一个寄存器不用语段写访问造成寄存器值不符合预期
qq_39605554的博客
09-21 511
UVM中多线程通过寄存器方法set和update对同一个寄存器不用语段写访问造成寄存器值不符合预期。
UVM实战 卷I学习笔记10——UVM中的寄存器模型（1）
weixin_41979380的博客
11-17 1541
目录寄存器模型简介*带寄存器配置总线的DUT需要寄存器模型才能做的事情 寄存器模型简介 *带寄存器配置总线的DUT 在以前所有例子中，使用的DUT几乎都是基于2.2.1节中所示的最简单的DUT，只有一组数据输入输出口，而没有行为控制口，这样的DUT几乎是没有任何价值的。通常来说DUT中会有一组控制端口，通过控制端口，可以配置DUT中的寄存器，DUT可以根据寄存器的值来改变其行为。这组控制端口就是寄存器配置总线。这样的DUT的一个示例如附录B的代码清单B-2所示。 在这个DUT中，只有一个1bit的寄存器
UVM寄存器模型中，write操作和set+update操作的区别
最新发布
m0_64319399的博客
07-09 792
在UVM寄存器模型中，方法一（直接调用write）和方法二（先set再update）虽然最终都能修改寄存器的值，但它们在行为、用途和底层操作上有本质区别。本文将详细对比两种方法
UVM--寄存器模型概览
创芯人--fly的博客
04-28 1223
寄存器概览 ...
UVM实战（张强）-- UVM中的寄存器模型
qq_44943193的博客
02-22 3366
如对于一个16位的寄存器，其中可能只使用了8位，那么这里要填写的是16，而不是8。一个uvm_reg_block中一定要定义一个uvm_reg_map，系统已经有一个声明好的default_map，只需要在build中将其实例化，这个实例化的过程并不是直接调用uvm_reg_map的new函数，而是通过调用uvm_reg_block的create_map来实现，create_map有众多的参数，（1）uvm_reg，uvm_reg_field，uvm_reg_block，uvm_reg_map四者的关系。
ISP图像处理之Demosaic算法(UVM最后篇)
EyRe1的博客
10-11 693
这一节将介绍用于验证demosaic的UVM框架中的其他部分。
寄存器模型 — UVM
SummerXRT的博客
06-19 6618
文章目录基本概念寄存器模型的集成访问寄存器的方式1. 前门访问2. 后门访问3.前门访问和后门访问的比较寄存器模型的常规方法1. mirror、desired 和 actual value2. prediction的分类3. uvm_reg 的访问方法4. uvm_mem与uvm_reg的联系与差别 基本概念 寄存器块（reg_block）由包含很多的寄存器，也可以有存储器； 每个寄存器都由很多的域； 单个域包含多个bit位。 寄存器模型相关类(均为Object类型) 类名 功能 uvm
uvm（六）寄存器模型
qq_44698709的博客
08-13 2746
上述是它是一个比较大的单位， 在其中可以加入许多的uvm_reg， 也可以加入其他的uvm_reg_block。一个寄存器模型中至少包含一个uvm_reg_block。用于存储寄存器地址， 并转换成物理地址（ 因为加入寄存器模型中的寄存器地址一般都是偏移地址， 而不是绝对地址）。当寄存器模型使用前门访问方式来实现读或写操作时， uvm_reg_map就会将地址转换成绝对地址， 启动一个读或写的sequence， 并将读或写的结果返回。
（二）UVM_RAL 寄存器模型之基础夯实
那么菜的博客
03-25 2910
RAL（Register Abstract Layer，寄存器抽象层），通常也叫寄存器模型，顾名思义就是对寄存器这个部件的建模。本文要介绍的内容，包括对UVM寄存器模型的概述，如何构建寄存器模型，以及如何将寄存器模型集成到验证环境中。篇幅原因，将在下一篇文章再给出寄存器模型的操作图鉴(前后门访问API)，以及寄存器覆盖率的收集。 一，寄存器模型概述 为什么要对寄存器建模，可能是初学者问得较多的问题。简单地说，寄存器建模要做的事情，就是在软件的世界里面，复刻RTL中的寄存器。既然是面向软件世界做的事情，自
UVM 寄存器模型
penglei_123456789的博客
07-18 716
UVM 寄存器模型
【UVM】--寄存器模型
huxixi_2的博客
11-10 691
uvm寄存器模型
UVM寄存器模型应用实例与仿真平台操作指南
1. UVM寄存器模型 UVM（Universal Verification Methodology）是一种基于SystemVerilog的验证方法论，它为复杂的硬件设计提供了一套完整的验证框架。UVM寄存器模型是UVM中用于描述、访问和验证设计中寄存器的一种...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MoorePlus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值