【UVM实战】第七章：UVM中的寄存器模型（2）简单的寄存器模型

MoorePlus

已于 2025-04-10 23:57:25 修改

阅读量90

点赞数

CC 4.0 BY-SA版权

分类专栏：数字IC验证百宝箱 # UVM实战文章标签：经验分享数字IC 芯片验证 SV 面试

于 2025-03-20 23:50:44 首次发布

本文链接：https://blog.youkuaiyun.com/MoorePlus/article/details/146409229

93 篇文章 ¥399.90 ¥499.90

订阅专栏

15 篇文章 ¥19.90 ¥99.00

订阅专栏

本节为7.1.1节所示的DUT建立寄存器模型。这个DUT非常简单，它只有一个寄存器invert。要为其建造寄存器模型，首先要从uvm_reg派生一个invert类：

代码清单 7-7

文件： src/ch7/section7.2/reg_model.sv
class reg_invert extends uvm_reg;

    rand uvm_reg_field reg_data;

    virtual function void build(

了解本专栏