【SystemVerilog基础】iff 限定符的使用指南

SystemVerilog 为 @ 事件控制加入了一个 iff 限定符。

一般的写法是这样的：

@(posedge clk iff(vld));
do_something;

只有在时钟上升沿并且vld为真的情况，才会往下走。

它产生的效果和下面的代码一样。

forever begin
	@(posedge clk);
	if