【SystemVerilog基础】SystemVerilog Assertion 概述

于 2025-03-15 21:55:23 发布
阅读量88 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 数字IC验证百宝箱 文章标签： 经验分享 面试 数字IC 芯片验证 SV
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/MoorePlus/article/details/146286152

Assertion 断言作用：

  • 检查特定条件或者事件序列的发生；
  • 提供功能覆盖；

主要存在两种断言：

  • 立即断言
    • 在当前仿真时间检查条件，类似于if…else语句，立即断言带有控制，且必须放在过程块（initial、always）定义中；
  • 并发断言
    • 连续运行的模块，在整个仿真过程检查信号，所以需要在并发断言内指定一个采样的时钟。并发断言只在时钟沿才会执行；可以在过程块、module、interface和program块内定义并发断言。

文章目录

一、断言基础内容

在这里插入图片描述

1.1、断言简介（Assertion）

了解本专栏 订阅专栏 解锁全文
SystemVerilog Assertion精华知识
W1Z1Q的专栏
06-22 1431
断言是对设计属性的描述：如果在仿真中检查的属性没有按照我们期望的方式运行，则断言失败；如果在仿真中出现了在设计中禁止发生的行为属性，则断言失败；
【system verilog】SV Assertion 断言
飓风_数字IC验证的博客
11-05 7774
system Verilog assert 断言总结
SystemVerilog中的断言(Assertion)
qq_40263454的博客
04-07 3757
1.简介SystemVerilog断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。2.立即断言（Immediate Assertion）立即断言执行时如同过程语句，她在程序执行到这个程序块使立即执行，并且可以结合$fatal，$error，$warning和$info函数给出不同级别的消息提示。断言比if语句更加紧凑，且断言里面的逻辑跟if语句是相反的。设计者应该期望括号内的表达式为真，否则输出一个错误。
system verilog的断言assertion
dadazhuang的博客
12-02 6494
1.什么是断言？ 断言通常被称为序列监视器或者序列检验器；是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列的故障上会产生警告或者错误提示。 断言用来检查模拟序列行为或者激励生成的正确性，断言作为功能验证的一种重要手段，可以脱离测试用例而覆盖测试点，所以断言覆盖率可以是功能覆盖率的一部分，完善的断言能为全面的功能覆盖率尺度打下良好的基础。 2.可以添加什么类型的断言？ 设计层面：设计意图相关的断言； 接口层面：模块.
【System Verilog】Assertion 断言
最新发布
加油小狗的博客
07-12 2380
一、基本类型二、系统任务三、开关控制。
systemverilog设计： assert 应用的例子（ncverilog测试过的）代码
08-27
systemverilog设计： assert 应用的例子（ncverilog测试过的）代码 测试 , 设计
systemverilog assertion handbook
10-23
SystemVerilog断言手册 SystemVerilog Assertions Handbook 是一本专注于SystemVerilog断言的书籍，主要涉及用于形式验证和动态验证的技术。这本书由VhdlCohen Publishing出版，作者对SystemVerilog断言在设计验证...
SystemVerilog Assertion Handbook
05-04
手册会介绍SVA语法，包括属性、序列、断言的定义、检查以及断言的分类等基础知识，还会深入探讨如何在实际的项目中应用断言来提高验证的效率和可靠性。 手册的作者可能包括多位在硬件设计和验证领域具有广泛经验的...
systemverilog_assertion.pdf
03-31
其原文来自于 Synopsys 的 SystemVerilog 检查库的讲解文档，翻译难免有错 和生硬的地方，所以请参照相应文件进行阅读。 最后将 Serikanth Vijayaraghavan 和 Meyyappan Ramanathan 编著的《A Practical Guide for ...
System Verilog Assertion 简介
08-21
System Verilog Assertion 简介 中文版的介绍 简单、全面的概括了SVA的基础知识
SystemVerilog Assertion介绍及应用
03-05
SystemVerilog Assertion introduction and application
System Verilog for Verification
04-29
This book should be the first one you read to learn the SystemVerilog verification language constructs. It describes how the language works and includes many examples on how to build a basic coverage-driven, constrained-random, layered testbench using Object-Oriented Programming (OOP). The book has many guidelines on building testbenches, to help you understand how and why to use classes, randomization, and functional coverage. Once you have learned the language, pick up some of the methodology books listed in the References section for more information on building a testbench.
一本SVA的外语书《Power of Assertions in SystemVerilog》，详细，清晰！
06-15
This book is the result of the deep involvement of the authors in the development of EDA tools, SystemVerilog Assertion standardization, and many years of practical experience. One of the goals of this book is to expose the oral knowhow circulated among design and verification engineers which has never been written down in its full extent. The book thus contains many practical examples and exercises illustrating the various concepts and semantics of the assertion language.Much attention is given to discussing efficiency of assertion forms in simulation and formal verification. We did our best to validate all the examples, but there are hundreds of them and not all features could be validated since they have not yet been implemented in EDA tools. Therefore, we will be grateful to readers for pointing to us any needed corrections. The book is written in a way that we believe serves well both the users of SystemVerilog assertions in simulation and also those who practice formal verification (model checking). Compared to previous books covering SystemVerilog assertions we include in detail the most recent features that appeared in the IEEE 1800-2009 SystemVerilog Standard, in particular the new encapsulation construct “checker” and checker libraries, Linear Temporal Logic operators, semantics and usage in formal verification. However, for integral understanding we present the assertion language and its applications in full detail.
SystemVerilog标准手册
10-29
systemverilog的IEEE标准文档，学习SV的最好参考资料,下载于IEEE官网，１８００－２０１７
[SVA知识点一]: System verilog 断言(assert)的基本介绍
Jjh199611的博客
07-12 9326
断言（System Verilog Assertion 简称SVA）可以被放在RTL设计或验证平台中，方便在仿真时查看异常情况。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。断言通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列出现异常情况，发生故障时，会产生警告或者错误提示。
[SVA知识点二]: System verilog 断言(assert)的基本介绍
Jjh199611的博客
07-14 3792
sequence与property的异同 任何sequence中的表达式都可以放到property中； 任何在property中的表达式也可以搬到sequence中，但是只有在property中才能使用蕴含操作符 |->(立即检查), |=>(打一拍再检查)。 property中可以例化其他property和sequence，sequence中也可以调用其他的sequence，但是不能例化property； property需要用 cover/assert/assume 等关键字进行实例化，而seque
systemverilog学习 --- assertion建立
weixin_45614076的博客
08-20 1102
systemverilog学习 --- assertion建立
SystemVerilog Assertion
thompsonm的博客
04-13 1572
SystemVerilog Assertion1. 断言是什么2. SVA 术语2.1 并发断言2.2 即时断言3. 建立 SVA 块4. 一个简单的序列5. 边沿定义的序列6. 逻辑关系的序列7. 序列表达式8. SVA中的时钟定义9. 禁止属性10. 一个简单的执行块 1. 断言是什么 在测试平台中，SVA主要用于： 协议检验 协议覆盖 断言是设计的属性的描述： 如果一个在模拟中被检查的属性未按照期望表现，则断言失败 如果一个被禁止在设计中出现的属性在模拟的过程中发生，则断言失败 2. SVA
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MoorePlus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值