基于FPGA的CIC滤波器设计

        多速率信号处理包括数据速率的转换和LP的设计两个过程。数据速率的转换包括抽取（Decimation，降低采样率）和内插（interpolation，提高采样率）。抽取/内插时应保证信号的有效频带内没有频谱混叠，因此需要完成LPF的设计。常用的有多速率FIR滤波器、CIC滤波器、HB滤波器。

        抽取：

        当需要降低采样率时，输入信号数据每隔M-1个取一个，取出的数据依次排序，这个过程称为M倍抽取，采用率变为原来的1/M。但是我们需要确保抽取之后的采样率仍然可以满足Nyquist采样定理，否则会造成频谱的混叠。

        CIC(cascaded Integrator Comb，积分梳状)滤波器运算速度快、占用资源少、工作频率高(因为CIC只使用加法器、减法器和寄存器)，在多速率信号处理系统中应用更广泛。无线通信常用模块，一般用于数字下变频(DDC)和数字上变频(DUC)系统。

        单级CIC滤波器：

        第一旁瓣的衰减为13.46dB（事实上这是一个固定的值，与CIC滤波器阶数无关），这个阻带衰减远远不能满足通常的设计要求，通过级联的方式可以提高阻带衰减。

        不过增加CIC滤波器的级数也有不利的影响：通带衰减也随着增加。对于给定的通带衰减要求，多级CIC滤波器的通带范围会随着级数的增加而不断变窄。滤波器的设计不仅要考虑阻带误差容限，设计多级CIC滤波器时要注意考虑这个问题。

积分器+梳状器