ShiC的自习室-优快云博客

原创【数字信号处理】dB、dBm、dBw、dBμV、dBmV、dBV、dBv等单位介绍

广泛用于有线电视网络中，一个单一的电视信号的接收器处的终端的标称强度为约0 dBmV的。例如，1毫瓦= -30 dBW，1瓦= 0 dBW，10瓦= 10 dBW，100瓦= 20 dBW，以及1,000,000 W = 60 dBW。dB的意义其实再简单不过了，就是把一个很大（后面跟一长串0的）或者很小（前面有一长串0的）的数比较简短地表示出来。分贝dB是国标符号，是英文decibel或decimal Bel的缩写，它是一个对数单位。分贝（dB）是无量纲单位，用于量化两个值之间的比率，例如信噪比。

2025-01-16 15:26:14 462

原创【数字IC】建立时间和保持时间检查里的负值

为了让建立时间和保持时间检查一致，建立时间和保持时间的和必须为正。所以，如果建立时间（或者保持时间）检查包含负值，那相应的保持时间（或者建立时间）必须是足够大的正值，以保证建立时间加上保持时间的和是正值。这给了时钟偏移（Clock Skew）一定的灵活性，在扫描模式（Scan Mode）下就不需要为了修复保持时间违例而插入大量的缓冲器（Buffer）（扫描模式是指在该模式下，触发器被串联在一起行程扫描链，一个触发器的输出通常被连接到下一个触发器的扫描数据输入引脚，这种连接发生是为了可测试性）。

2025-01-16 15:24:25 374

原创【数字信号处理】Nobel恒等式

这个道理其实很简单：如果先过线性滤波，再抽取，那么抽取掉的那些个样点是没必要在线性滤波的时候算的。“抽取/插值”指的是数字意义上的，并没有后面的低通滤波来恢复原来的信号的过程；可以看到，y1和y2进行pingpang式的输出便就是插值再滤波后的输出。先抽取/插值，后线性滤波 = 先线性滤波，后抽取/插值。y1+y2就是对于线性滤波输出的抽取，这就是多相分解。就是对于有零参与的卷积运算的一个化简过程.如果是插入0则没有必要计算。2、先插值，再线性滤波。

2024-11-21 19:42:21 247 1

原创【数字信号处理】基于FPGA的CIC(Cascade Intergrator Comb)滤波器设计

按照传统的速率转换理论，我们要实现采样速率的转换，可以这样做，假如有一个有用的正弦波模拟信号，AD采样速率是f1，现在我需要用到的是采样频率是f2的信号，传统做法是将这个经过f1采样后的信号进行DA转换，再将转换后的模拟信号进行以f2采样频率的抽样，得到采样率为f2的数字信号，至此完成采样频率的转换。，仅仅是改变了采样率，并没有改变信号的信息，因此，在频域，信号频谱的形状是不会改变的，改变的仅仅是模拟频率与数字频率的对应，如上图，fs是插值之前信号的抽样频率，插值之后，信号频谱的形状不变，抽样频率成了。

2024-11-21 19:41:18 1374 2

原创【接口协议】I2C总线协议

IIC总线接口是一个标准的双向传输接口，一次数据传输需要主机和从机按照IIC协议的标准进行。I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据，并且在硬件上都需要接一个上拉电阻到VCC。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。

2024-06-26 16:29:03 292

原创【超标量处理器】一、超标量处理器概述

流水线是现代处理器获得高性能的重要法宝，通过流水线可以降低处理器的周期时间(cycle time)，从而获得更快的执行频率。当处理器没有使用流水线时，需要消耗的硬件面积为G；当使用了n级流水线后，消耗的硬件可以表示为G+nL；则假如流水线后的Cost/Performance = （G+n从上式可以看出，当G、D、L和S都已知的情况下，可以得到最优化的流水线级数。当然，还要考虑其他因素，例如分支预测的准确度，load/store指令的处理方式。

2024-06-26 16:22:16 1641

原创【数字IC】二进制中“减一取反”和“取反加一”等价

1-n，即n + x = 2^N-1，我们不妨称x为n的“补数”，那么对n取反，其实就是算出它对于当前N位数的最大二进制数的补数（因为一个位的数和自身取反的数相加必然是1），例如n是10110100（忽略符号位），取反后为01001011，此为x，而n+x=11111111，即当前N位数的最大二进制数，所以取反就是算补数。然后再先对n减一，得(n - 1), 再求补数:（2^N - 1 - (n - 1)）= (2^N - n)-1，另设一个数n，有一个数x，在这个N位的二进制数里，x = 2^N。

2024-06-26 15:15:31 772 2

原创 Linux中tar压缩与解压缩命令

1、.tar 用 tar -xvf 解压2、.gz 用 gzip -d或者gunzip 解压3、.tar.gz和*.tgz 用 tar -xzf 解压4、.bz2 用 bzip2 -d或者用bunzip2 解压5、.tar.bz2用tar -xjf 解压6、.Z 用 uncompress 解压7、.tar.Z 用tar -xZf 解压8、.rar 用 unrar e解压9、.zip 用 unzip 解压。

2023-12-22 14:59:06 1019

原创 SVN的各种符号含义，svn的星号，感叹号，问号等含义

这是有冲突了，冲突就是说你对某个文件进行了修改，别人也对这个文件进行了修改，别人抢在你提交之前先提交了，这时你再提交就会被提示发生冲突，而不允许你提交，防止你的提交覆盖了别人的修改。要解决冲突，如果你确认你的修改是无效的，则用TSVN还原你的修改就行了；如果认为你的修改是正确的，别人的提交是无效的，那么用TSVN先标记为“解决冲突”，然后就可以提交了；如果你认为你的修改和别人的修改都有一部分是有效的，那么你就把别人的修改手动合并到你的修改中，然后使用TSVN标注为“解决冲突”，然后就可以提交了。

2023-12-01 15:57:33 1067

原创 Win11系统蓝屏解决方法

按照网上方法可以从下三个角度进行检查，我跳过了前两种原因（一是因为软件很绿色，二是因为方法二中.dmp文件我找不到），直接使用第三种方法解决了蓝屏问题，特此记录一下。路径：C:\Windows\Minidump.dmp文件，需要使用特定软件才能打开，如下面的软件（反正我没找到文件，直接跳过）输入sfc /scannow（斜杠前面有空格），来对系统文件进行自检和修复。以上方法都无效，只能重装系统了，建议装Win10系统，更稳定。3.系统自身存在缺陷（此方法我的有效）下载杀毒软件，清理一下，绿色上网。

2023-11-30 23:14:16 1934

原创 Gvim个性化配置及常用命令

在home目录中创建.vimrc文件：touch .vimrc。

2023-10-26 18:48:31 1740

原创 dB的换算方法

分贝是我国法定计量单位中的级差单位，表示为dB。定义为：两个同类功率量或可与功率类比的量之比值的常用对数乘以10等于1时的级差。dB基本上是一个，再次强调是，也就是一种倍数的表示单位，是一个数，不是功率值，也不是电压值。也就是“测试数据”与“参考标准”的相对差异表示。例：当输入信号功率P1 = 10W, 经过某电路后，输出信号功率P2 = 5W, 那么这个电路的增益为-3dB，即衰减3dB，功率降为原来的一半。

2023-09-08 16:49:34 12261 1

原创 IVerilog+GTKwave+VS Code仿真及执行命令

参考这篇文章可以配置VSCode和Iverilog的联合开发环境，觉得麻烦不配置也可以。

2023-09-06 14:35:35 962

原创奇偶校验：奇校验还是偶校验？

校验的原理是：假如采用奇校验，发送端发送的一个字符编码（含校验位）中，“1”的个数一定为奇数个，在接收端对接收字符二进制位中的“1”的个数进行统计，若统计出“1”的个数为偶数个，则意味着传输过程中有1位（或奇数位）发生差错。奇校验：一个字节8位中“1”的个数，校验位，添加一位，使9位中“1”的个数为奇数；1000110（1）你就必须加1了这样原来有3个1要想1的个数为偶数就只能添1了。奇校验：就是让原有数据序列中（包括你要加上的一位）1的个数为奇数。先说答案：同步传输奇校验，异步传输偶校验。

2023-09-01 14:15:01 5184 2

原创 Keras搭建神经网络（Tensorflow2）

配置训练模型Model . compile(optimizer = "rmsprop" , #优化器 loss = None , #损失函数的函数名 metrics = None , #模型在训练和测试期间要评估的指标列表，默认是accuracy loss_weights = None , #用于指定标量系数（Python浮点数）以加权不同模型输出的损耗贡献。然后，将由模型最小化的损失值将是所有单个损失的加权总和，并由loss_weights系数加权。如果是列表，则期望与模型的输出具有1：1映射。

2023-04-17 21:41:55 658

原创 VCS使用

VCS使用

2022-07-30 20:52:32 882

原创【数字IC基础】建立时间和保持时间

建立时间保持时间

2022-03-23 16:51:48 290

原创主从D触发器的电路结构和工作原理

举个例子：默认D触发器里面数据是0，假如A、B两个数据依次从D端输入，逻辑如下：第一个时钟上升沿之前：主锁存器输入D端数据A，从锁存器锁存前一数据0；上升沿之后：主锁存器锁存D端数据A，从锁存器输出主锁存器中数据A。第二个时钟上升沿之前：主锁存器输入D端数据B，从锁存器锁存前一数据A；上升沿之后：主锁存器锁存D端数据B，从锁存器输出主锁存器中数据B。...

2022-03-23 14:58:04 7036

原创【数字IC】基于FPGA的异步FIFO实现

异步FIFO主要是由双端口存储器、写指针产生逻辑、读指针产生逻辑及空满标志产生逻辑4部分组成。读写操作是由两个完全不同时钟域的时钟所控制。在写时钟域部分，由写指针所产生逻辑生成写端口所需要的写地址和写控制信号；在读时钟域部分，由读指针产生逻辑生成读断口所需要的读地址和读控制信号；在空满标志产生部分，通常是把写指针与读指针相互比较产生空满标志。读写指针属于不同的时钟域，如何同步异步信号，使触发器不产生亚稳态及如何正确地设计空、满信号的控制电路，使FIFO不会溢出，造成数据丢失是异步FIFO设计的两个难点。

2022-03-19 22:04:28 2851

ShiC_980228的博客