星空lg-优快云博客

原创基于FPGA的数字信号处理，一文看懂什么是定点数、浮点数、浮点的定点化、定点的浮点化。

前段时间面试过程中提到了FIR滤波器这个IP核，面试官问FIR滤波器的数据输入输出类型，这里涉及到了我的知识盲区，补一下。在实际的工程应用中，往往会进行大量的数学运算。运算时除了会用到整数，很多时候也会用到小数。而我们知道在数字电路底层，只有高电平1和低电平0的存在，那么仅凭 0和1 该如何表示小数呢？数字电路中，小数可以用两种形式来表示：定点数和浮点数。

2024-09-27 20:54:31 2516 2

原创 VIVADO Reading intermittently wrong data from core. Try slower target speed.

在文章，实验设计进行中，遇到一个无法正常连接到硬件的问题~

2024-08-04 20:25:26 1503

原创 ZYNQ学习笔记（七）：超详细！数字信号处理—数字上变频的FPGA实现（FIR+CIC+混频）

在CIC插值滤波器实现后，那这篇文章就可以学习如何完整的构建数字上变频系统了~ 掌握数字基带信号到射频信号的完整处理流程~

2024-08-04 20:09:57 2620 5

原创 ZYNQ学习笔记（六）：数字信号处理—CIC插值滤波器的FPGA实现

对数字化基带信号进行高倍率的上采样，以增加其采样率，从而扩展频率范围，进行上采样。上采样后的基带信号将与DDS生成的高频载波信号进行乘法运算，从而实现直接数字上变频。

2024-08-01 22:55:30 3367 2

原创 matlab小tips，如何用低版本matlab打开高版本matlab simulink模型

最近跟进实验室项目时，遇到一个问题，低版本2020b Matlab 是无法打开高版本2021b 创建的 Simulink 模型文件的，会提示错误。这里记录一下解决方法~

2024-07-29 17:29:00 2461

原创 zynq之嵌入式linux系列（二）—— 如何在Linux系统下通过控制寄存器方式来控制pl端的gpio

由于该工程已经不再是裸机，而且sdk工程中并没有BSP工程（xilinx的基础硬件库），导致很多API并不能直接使用（如下图）。在我尝试为现有的应用工程创建配套的BSP工程并使两者成功链接后，发现链接后的程序无法运行，所以直接换了种思路，即直接通过控制寄存器方式来控制pl端的gpio，不再使用xilinx公司封装好的API。

2024-05-25 21:14:57 1200

原创 vivado bug ? 无法正常添加IP核的问题：TclStackFree: incorrect freePtr. Call out of sequence?

查看日志：注意到有这样一句：TclStackFree: incorrect freePtr. Call out of sequence?自己平时有备份之前工程的习惯，把上述出现问题的工程删除清理干净，并重新解压之前工程，在此基础上做出修改，可以正常添加各种IP核也没有再出现上面的情况。如果是工程体量很小的直接复制重做也可以~

2024-03-15 11:14:11 1310 1

原创 zynq之嵌入式linux系列（一）——Ubuntu16.04 LTS系统的升级以及petalinux安装问题

在这篇文章中记录了几个升级ubuntu系统与petalinux安装的问题，希望能对刚入门的自己与后来者有所帮助~

2024-01-19 17:47:57 1465 1

原创 ZYNQ学习笔记（五）：vivado工程（PL+PS）程序固化到SD卡（redpitaya板同黑金开发板）

在ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验我们成功的实现了利用GPIO来控制DDS IP核的输出，今天我们尝试来把它在板子上固化一下。这一节虽然简单但是我们必须要熟练掌握的技能，我们成功的在“UART串口+AXI GPIO控制DDS IP核输出实验”的基础上，创建 FSBL实现程序上电自从SD 卡启动。积跬步才能致千里，路阻且长~慢慢走吧。

2023-11-07 22:36:09 2096 2

原创 ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验

说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,

2023-11-07 17:24:38 10682 4

原创 ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验

一个月没有继续更新是因为入手了一块新的板子——redpitaya。自上一个实验完成后，在罗德频谱仪上观测信号，发现信号质量不够好，毕竟黑金开发板配套的AN108模块，它的ADDA芯片都是8位的，使我们输出DDS信号的SDRF最多是48，所以信号观测起来体验感很差，而火龙果板拥有支持最高125Mhz,14位的ADDA芯片，能很大程度上提供更精确和稳定的模拟信号输出，所以以后的实验就在这块板子上进行~一、设计需求1.学会利用redpitaya板输出波形。

2023-10-26 18:45:30 6457 5

原创 ZYNQ学习笔记（二）：按键控制DDS信号频率实验+仅有PL端（FPGA）逻辑资源的程序固化到SD卡

ZYNQ学习笔记（一）：基于ZYNQ7020、AN108的DDS实验（VIO可控频率字）的基础上进一步修改。通过本次实验，我们成功地实现了一个DDS系统，验证了通过按键使DDS信号输出频率在1MHz、3MHz、5MHz、10MHz、15MHz、20MHz、25MHz和30MHz之间切换，并且在每个频率下保持稳定。此外还完成了对这个仅有PL端（FPGA）逻辑资源的DDS工程进行程序固化。这算是在zynq的学习上又前进了小小的一步~

2023-09-15 21:24:47 2184 1