96，Verilog-2005标准篇：`include编译指令用法

文件包含 (`include)编译器指令用于在编译过程中将源文件的全部内容插入另一个文件。编译的结果就好像被包含的源文件内容代替了 `include 编译器指令。`include编译器指令可用于包含全局或常用定义和任务，而无需将重复代码封装在verilog模块内。

使用`include编译器指令 ”的优点如下：

- 提供配置管理的一个组成部分

- 改进 Verilog HDL 源代码描述的组织结构

- 便于维护 Verilog HDL 源代码描述

其语法描述如下表所示：

编译器指令 `include 可以在 Verilog HDL 描述的任何地方指定。文件名是要已包含在源文件中的文件名。文件名可以是完整路径名，也可以是相对路径名。与 `include编译器指令同一行的只能是空白或注释。

使用`include编译器指令被包含在源代码中的文件也可能包含其他`include编译器指令”，但包含文件的嵌套级数应是有限的，但至少应为 15 层。

`include编译器指令的示例如下：

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！