zynq7000 中如何不修改PL端，而在sdk中修改pll io 的频率

最新推荐文章于 2024-12-05 15:00:23 发布
原创 最新推荐文章于 2024-12-05 15:00:23 发布 · 733 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

在FPGA开发过程中，为了快速调试，避免频繁重新编译PL端代码，可以在Vitis的SDK中操作。通过修改_psinit目录下的ps7_init.tcl文件，调整PLL IO的时钟频率。具体做法是修改寄存器值，如mask_write指令用于设置分频寄存器，以实现所需频率。参考ps7_init.html文件了解各寄存器详情，系统首先将输入时钟33.33333MHz倍频至1000MHz，再通过分频器得到目标频率。

经常在调试时，需要修改pl端的CLK_FCLK频率值，每次修改都需重新编译pl端代码，耗时编译！

经过研究，发现vitis工程中，在平台的应用工程中，在_ide\psinit目录下得ps7_init.tcl中修改相应的寄存器，从而达到修改pll-io时钟频率的目的。

其中ps7_init.tcl时在vitis 的ide中设置的，在debug config 中，可以设置这个文件。

其中关于时钟的寄存器在

proc ps7_clock_init_data_3_0 {} {
    mwr -force 0XF8000008 0x0000DF0D
    mask_write 0XF8000128 0x03F03F01 0x00700F01
    mask_write 0XF8000138 0x00000011 0x00000001
    mask_write 0XF8000140 0x03F03F71 0x00100801
    mask_write 0XF800014C 0x00003F31 0x00000501
    mask_write 0XF8000150 0x00003F33 0x00000A01
    mask_write 0XF8000154 0x00003F33 0x00000A02
    mask_write 0XF8000168 0x00003F31 0x00000501
    mask_write 0XF8000170 0x03F03F30 0x00200400
    mask_write 0XF8000180 0x03F03F30 0x00100700
    mask_write 0XF8000190 0x03F03F30 0x00200400
    mask_write 0XF80001C4 0x00000001 0x00000001
    mask_write 0XF800012C 0x01FFCCCD 0x01EC044D
    mwr -force 0XF8000004 0x0000767B
}

红色部分，例如：mask_write 0XF

最低0.47元/天 解锁文章
Vitis指南 | Xilinx Vitis 系列（三）
02-11 2276
Vitis指南 | Xilinx Vitis 系列（三） 大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。 由于内容过多，首篇给大侠列出目录，后续有时间分篇连载，今天带来第三篇，介绍使用Vitis分析仪。后续还会带来详细的开发教程，敬请关注。话不多说，咱们就进入正题。 VITIS简介 作者：艮林子 校对：陆辉 第一篇放个超链接。 FPGA技术.
ZYNQ EMIF进行PS与PL间的数据交互
baidu_34971492的博客
05-29 824
AXI-EMC IP 是一个可以可以支持各种内存型号的控制器，利用这个IP可以非常方便地模拟各种类型的内存或者FLASH接口实现数据的交互和通信。以下是AXI-EMC IP的功能特性：1、支持AXI4 Slave Memory Map 接口，数据宽度为32位和64位2、支持写入/读取寄存器的可选AXI4-Lite Slave数据宽度为32位3、支持AXI4增量和包传输4、支持AXI4窄带和非对齐传输5、最多支持四个外部存储器组6、支持具有可配置字节奇偶校验和流水线级的同步SRAM。
xilinx zynq7000系列 sdio时钟超频详解
qq_39525606的博客
06-10 3663
zynq7000系列SDIO如何提高频率
Zynq PL端调用PS端的时钟
李家小院
01-07 6885
本文的目的：在XCZU21DR环境下，PS给PL提供一个100MHz的时钟，PL端根据此时钟产生1S信号，点亮LED。
zynq网络时钟控制寄存器_SylixOS 基于ZYNQ的时钟频率修改详解
weixin_39717825的博客
12-20 423
时钟频率修改流程ZYNQ7000的时钟频率修改流程，如图 2.1所示。具体步骤如下：步骤一：解除ZYNQ7000的寄存器写锁定；步骤二：向对应寄存器写入我们需要设置的PLL倍频值和PLL配置参数；步骤三：进行PLL的旁路模式转换和软件重启，使我们刚刚设置的PLL倍频值和PLL配置参数生效；步骤四：重新使寄存器处于写锁定状态。 图 2.1 ZYNQ7000的时钟频率修改流程图ZYNQ7000的ARM...
MYIR zynq fpga 学习过程（5）使用PLL/MMCM实现时钟倍频
weixin_39677048的博客
10-25 2478
文章目录前言时钟IP核的调用 前言 在FPGA中，会由晶振产生时钟信号，一般是50M，但是这块开发板上面是12M的，这时候就需要利用的PLL/MMCM实现时钟的倍频。 在较早期的FPGA中使用的是DCM，其本质上就是DLL（Delay Locked Loop），是数字电路,能实现对输入时钟进行相位移动，补偿，产生倍频和分频，但是后期几乎不怎么使用了。 PLL就是锁相环，是由模拟电路生成，时钟倍频，分频，调节相位等也可以用PLL，并且PLL时钟频率精度比DCM高，而且jitter也更高，但PLL无法动态
学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （七）ZYNQ-7000芯片的PL有什么资源 | 2023.8.27/星期日/天气晴转雨
qq_41200467的博客
08-27 894
ZYNQ-7000的PL相当于A7或者K7，其中低配相当于A7，高配相当于K7，资源有可编程逻辑块CLB、时钟管理MMCM/PLL、块RAM、DSP、IO、收发器、ADC，某些支持PCIe的型号还有Endpoint/Root接口。
ZYNQ PS端输出不准确时钟供PL使用
m0_46498597的博客
12-20 1310
1.1 ZYNQ PS端输出不准确时钟供PL使用 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）ZYNQ PS端输出不准确时钟供PL使用； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步
zynq7000创建fsbl启动_Zynq系列FPGA如何固化bit文件到QSPI_Flash
weixin_29144945的博客
12-24 1501
最近由于项目需要，要将bit文件固化到zedboard的flash中，使程序上电自启，断电不丢失。我们知道，一般板级调试的时候都是直接下载bit流到FPGA就行，固化到Flash的话，也是先生成.mcs文件，然后下载到Flash即可。但是在经过反复尝试之后，发现对zynq系列好像行不通。why？这得从zynq的启动流程说起。一、ZYNQ的启动流程ZYNQ7000 SOC 芯片可以从 FLASH 启...
如何动态改变FPGA的PLL的输出时钟频点？
1615549892
01-15 2285
PLL的输入时钟频点有两种125MHz和156.25MHz，输出为固定的25MHz Altera PLL Reconfig IP能实现动态改变PLL的所有参数(频点、相位、带宽)。 有两种实现办法： 方案1：复杂但灵活，通过AVALON MM接口将参数配置到Altera PLL Reconfig IP的寄存器里面。需要知道参数怎么计算的，参数计算有点难度。能动态配置M、N和C来改变频点。Post-scale output counter©,Feedback counter(M),prescale count
zynq网络时钟控制寄存器_已解决: ZYNQ 7000 PL使用PS引出的时钟和复位信号的问题 - Community Forums...
weixin_39634443的博客
12-20 479
你好，首先回答你的第二个问题，针对你所说的100MHz的时钟有1KHz的频偏，首先你需要确认的是你的示波器的性能以及测试方式是否可以测试到准确的频率。此外1KHz相对于100MHz也就是100ppm，这样的指标理论上说并不是很大的，毕竟这个时钟是不会给一些高精度需求的应用作为参考钟的。针对你的第一个问题，这个现象肯定是不正常的，可以将你PS中这部分的配置以及整个Block Design设计上传吗？...
zynqpl端时钟_第十二章 ZYNQ-MIZ702 PS读写PL端BRAM
weixin_30834169的博客
12-23 846
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证...
ZYNQ——锁相环(PLL)实验
西岸贤
06-20 5686
本文介绍的是PLL实验，通过添加时钟 IP 核就可以实现分频和倍频，为系统提供更多的时钟选择，文中给出了仿真和板上验证的结果，同时还给出了示波器测量的结果。
zynq pl端调用ps时钟
最新发布
baiqiang744的博客
12-05 2598
采用这块开发板开发ad9361,但实际上ad9361是采用PL资源，却没有PL端系统时钟。很多人没有接触过PS端，但是可能购买板卡没PLl端的系统时钟或者系统复位，然后只能采用模块产生的时钟或者复位。写这个目的也是自己折腾了一天，很长时间没有接触PS端的东西，加深印象。网上资料都不全不详细，这里花点免费为大家公开减少时间浪费。告知：我这里只是调用PL时钟，里面代码无法透露，然后下面我提供了一个购买的ZYNQ7020搭建了例程。
ZYNQ FPGA自学笔记~操作PLL
吉孟雷的博客
09-20 1507
从下图中左侧的垂直时钟中心（clock backbone）开始看，BUFG可以通过水平时钟行（HROW）驱动到每个区域，即使它们并未物理位于那里。CMT 的输入可以是 BUFR， IBUFG， BUFG， GT， BUFH，本地布线（不推荐使用）。BUFG不属于任何一个时钟区域，并且可以到达设备上的任何时钟点。调用 Xilinx 提供的 PLL IP 核来产生不同频率的时钟, 并把其中的一个时钟输出到 FPGA 外部 IO 上，配置输入时钟50M，输出时钟为200M，100M，50M，10M。
海康工业相机SDK基于C#关于IO输入输出的控制
WorkHard_w的博客
10-06 7482
海康工业相机SDK基于C#关于IO输入输出的控制，实现IO控制拍照，IO输出事件，例如OK信号，和采图成功等。
玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例
qq_45922361的博客
12-30 1580
特权同学玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例 1 概述 本实例通过PLL产生的不同频率的时钟，分别驱动3个LED指示灯闪烁一样的频率。本实例的重点其实不是LED，而是IP核的应用，当然，仅以PLL IP核为例。 2 模块化设计 参考文档《玩转Zynq-基础篇：基于FPGA的模块化设计.pdf》。 3 PLL IP核添加配置 3.1Vivado标准IP核概述 我...
FPGA（六）：FPGA与modelsim联合仿真之PLL分频和倍频
cce的博客
05-08 1163
有时候我们需要不同频率的时钟信号，而fpga本身是不能产生这些信号的，这时候就需要使用到fpga的IP核来生成，下面使用fpga与modelsim的联合仿真来展示。 如： 原信号为100MHz，现在想利用IP核生成50MHz和150MHz的信号 主程序 module ip_filetest( input clk, input areset, output clk50, output c...
ZYNQ7000实现网络功能的PL+PS例程分析
在IT行业中，Zynq-7000是一个基于ARM处理器和FPGA逻辑单元的集成电路系列，由赛灵思(Xilinx)公司推出。它的全称为Zynq-7000 All Programmable SoC，其中的“PS”代表Processing System，即处理器系统，含有双核ARM ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值