- 博客(113)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 Smith Chart阻抗匹配
下图中┏1 = 1，┏2 = -1，┏3 = 1*i ，┏4= -1*i，由上面的反射系数分析可知，┏1=1对应ZL开路，┏2 = -1对应ZL短路，圆心位置对应ZL与Z0相同。圆心为(r / r+1 ,0)，半径为1/r+1，r=1时，圆心在（0.5 ，0），半径为0.5，r=0时，圆心（0 ，0），半径为1，下图A中的黑色圆，r=0时的圆就是。圆心为(1 ,1/x)，半径为1/x，x=1时，圆心在（1 ，1），半径为1，x=0时，圆心（1 ，+∞），半径为+∞，下图B中横轴就是电抗为零时的。
2025-04-02 17:58:00
906
原创 放大器的单位增益带宽与小信号带宽
二者都是在考虑单位增益的带宽，一个是开环带宽，一个闭环带宽，查看OPA842的规格书，-3dB的小信号带宽350M，0dB单位增益带宽接近200M，为什么-3dB小信号带宽会比单位增益带宽大这么多呢？仿真OPA842的开环增益曲线，这个开环增益曲线与规格书上的有点差异，规格书10M处有个极点使相移90°后继续增加，spice仿真这里不存在这个极点，所以0dB带宽更大到304M，不过没关系，用同样的这个spice模型对比UGBW和SSBW就没问题。改变反馈电阻Rf为0R，加大电阻后闭环带宽减小到333M。
2025-02-20 17:39:20
447
原创 电容谐振激光驱动计算
已知Tc=210ns 和 VL = L *(di / dt ) 知充电电感电流 Ipkc = VL * Tc / L = 5 * 0.21 / 1 = 1.05 A，假设电感给电容转移时的边沿Tr=70ns，电感上有电流的时间就是210ns + 70ns = 280ns，充电的脉冲周期10us，计算电感电流的平均值。假设寄生电感来源有裸die激光器绑线的寄生电感0.4nH左右，PCB走线的寄生电感0.6nH，总的回路电感在1nH，放电电容为2nF， Tw = 2*pi*√LC / 3 =2.9ns。
2025-01-26 10:20:54
1037
4
原创 孔径抖动和时钟相噪对ADC信噪比的影响
采样保持的开关瞬间抖动造成采样值的变化称为孔径抖动，通常以均方根皮秒为单位进行测量。抖动的大小与模拟信号输入的上升沿有关。随着输入上升沿的dv/dt增加，孔径抖动误差也会增加。总抖动量就是外部采样时钟抖动和ADC孔径抖动的均方根和，也就。由于信号中发生的快速、短期、随机的相位波动而产生的噪声。相位噪声是因相位抖动而在信号的任一侧展开的噪声谱。在指定相位噪声时要明确相位噪声幅度、相对于载波的偏移、测量带宽（一般1Hz）。信噪比和输入信号频率和时钟的抖动大小有关，输入频率越大，时钟抖动越大，信噪比就越小。
2025-01-26 09:14:20
445
原创 ANSYS HFSS仿真回流路径与跨分割布线
这是因为在高频下，阻抗最小的路径通常是最小电感的路径，这通常也是环路面积最小的路径。建立仿真模型，微带线宽0.75mm，微带线铜厚0.018mm，介质选择FR-4，厚度0.254，介质下面为地层，铜厚0.018mm，端口使用波端口。仿真输出Vector Jvol 体电流密度的结果如下图所示，可以看到回流的路径还一样是沿着微带线的下方流动。仿真输出Vector Jvol 体电流密度的结果如下图所示，可以看到回流的路径都是沿着微带线的下方流动。Vector Jsurf面电流密度J(x,y,z) Amps/m。
2024-11-22 17:09:20
1155
原创 放大器的稳定性分析总结
输入Vin从0开始增大，Vout也开始上升，Vout通过R给C充电，Vfb点电压随着电容的充电增加，Vfb就相对与Vout存在时延，当Vout = Vin时，Vfb < Vin，那么Vout大于Vin后会继续增大，增大到Vfb=Vin时，Vout开始下降，当Vout下降到Vin时，Vfb >Vin，所以Vout还会继续降低，这个过程就会重复下去，Vout就产生了振荡。前面已经了解到可以通过Aol和1 / β来分析Aol*β，Aol的极点已经产生了90°相移，C1构成的极点也会产生90°的相移。
2024-11-04 15:38:15
702
原创 ADC的交流参数
SFDR的限制因素可能包括ADC架构中的非线性，例如采样/保持电路（S/H）的非线性和ADC编码器部分的非线性。此外，前端系统的元件，如巴伦或变压器及有源放大器，也可能影响SFDR，因为它们可能会引入额外的失真和杂散。SFDR定义为信号的功率与频域中除了信号和其谐波之外的下一个最大杂散信号的功率之间的动态范围。SNDR越大，意味着输入信号中的噪声和杂散信号所占的比率越小，从而表明信号处理的质量越高。可以知SINAD肯定是小于SNR的，所以EN0B也是小于理想ADC的位数N的。的信号，时域波形如下图所示。
2024-10-24 17:01:06
1114
原创 模拟信号的光调制
写这篇文的目的是因为看到示波器的光隔离探头中有用到光来传递模拟信号，所以想了解一下光是怎么传输模拟信号的，但是随着深入的学习，发现电光调制涉及的知识太广，我这能力有限，工作中又不涉及这一方面，所以看后续工作中有机会涉及这方面再深入学习吧。模拟信号的光调制是指将模拟信号转换为光信号，并通过调制光信号的强度、频率或相位等参数，将模拟信号信息叠加到光信号中以实现传输和接收。调制的方式分为内调制和外调制。激光的内调制是指在激光形成过程中，以调制信号的规律去改变激光振荡的某一参数，即用调制信号控制着激光的形成。
2024-10-12 10:38:25
606
原创 ZYNQ FPGA自学笔记~操作PLL
从下图中左侧的垂直时钟中心（clock backbone）开始看，BUFG可以通过水平时钟行（HROW）驱动到每个区域，即使它们并未物理位于那里。CMT 的输入可以是 BUFR， IBUFG， BUFG， GT， BUFH，本地布线（不推荐使用）。BUFG不属于任何一个时钟区域，并且可以到达设备上的任何时钟点。调用 Xilinx 提供的 PLL IP 核来产生不同频率的时钟, 并把其中的一个时钟输出到 FPGA 外部 IO 上，配置输入时钟50M，输出时钟为200M，100M，50M，10M。
2024-09-20 16:50:03
1292
原创 ZYNQ FPGA自学笔记~点亮LED
ZYNQ FPGA主要特点是包含了完整的ARM处理系统，内部包含了内存控制器和大量的外设，且可独立于可编程逻辑单元，下图中的ARM内核为 ARM Cortex™-A9，ZYNQ FPGA包含两大功能块，处理系统Processing System（ps）和可编程逻辑Progarmmable Logic（pl），为了实现 ARM 处理器和FPGA之间的高速通信和数据交互，发挥 ARM 处理器和FPGA的性能优势，需要设计高效的片内高性能处理器与FPGA之间的互联通路。
2024-09-14 17:54:56
1136
原创 并联去耦电容的反谐振
在谐振时，电容器和电感器上的电流对外交换为零，电路呈现开路状态，谐振时阻抗最大。在谐振时，电容器和电感器上的电压对外交换为零，电路呈现短路状态，谐振时阻抗最小。可以从仿真的结果看LC的谐振频率为50M左右，还对比了ESR对阻抗的影响，ESR小的谐振Q值更高，选的3个频率点的阻抗也更小，所以ESR小的电容，阻抗更低。从并联的RLC仿真电路看，可以明显看到有5M，48M，163M，三个谐振点，其中48M这个谐振点是由于并联反谐振造成的。
2024-08-26 10:01:44
927
原创 EMC学习之接地与平面
下图为数字地和射频地的两种放置方式，第一个布局方式射频电流必须要经过数字地才能返回电源GND上，而且射频地与数字地之间的间隙很小，所以更容易通过寄生电容来耦合噪声。第二个布局数字地与射频地没有重叠，平面之间间隔较大，耦合的噪声小，并且额外的电感增加了耦合阻抗。一般最具“攻击性”的块（射频、功率、数字）更靠近电源放置，而最敏感的块（模拟）则远离电源放置。如果可能的话，高度“攻击性”的块（射频）应该与主电路隔离，以完全避免共同的返回路径。
2024-08-19 14:18:12
530
原创 High Speed Serdes学习笔记
并行数据总线为传统的数据传输方式，存在两个问题；1>需要大量的I/O引脚。2>必须满足严格的时序要求以保证数据正确传输。减少并行通信的大量I/O引脚，这是通过将芯片#1输出的n位数据复用到k位互连线路上（k < n），然后在芯片#2的输入端将k位互连线路上的数据解复用到n位内部数据路径上来实现的。虽然引脚数量需求已经按照 k:n 的比例减少，但参考时钟所需的频率却按这个比例的倒数增加了，而且一般的操作是外部提供一个低速时钟给到内部的锁相环倍频。
2024-08-03 16:00:24
602
原创 ANSYS仿真DDR4的眼图
选择result → creat Eye Diagram Report → Rectangular Plot , 出现下图的配置，这里重点是Unit Interval的设置，我这里设置我速率1866M对应的周期535.9ps。在时域中，根据某个参考点对足够多的序列进行对齐，然后将波形叠加形成眼图，如下图所示。1>这步可以导入PCB后做，选STYLE下的option，把待测DDR，主控芯片的IBIS模型放大2中的目录下面。2>选择DDR的类型、速率等，我们这里是DDR4，1866Mbps。
2024-07-30 18:13:04
2264
1
原创 放大器的共模抑制比
但是实际上尽管在设计上采取了很多措施，运放通常也达到了对共模信号只有非常微小的增益，但总不可能做到对共模信号增益真的为0，因此就有一个指标来表述它对对共模信号的增益，这就是共模抑制比。换句话说，当您更改共模电压时，您将看到输入失调电压的变化。下图的测试电路是一个差分电路，把V+，V-两端接在一起，通过测试不同共模电压下的输入失调电压Vos，再用Vos的变化比上共模电压Vcm的变化计算出CMRR。分为输入电压为0v和10v时的状态，Aol = 136dB，CMRR = 134dB，计算出总的失调电压Vos。
2024-07-30 14:21:17
604
原创 比较器的基础学习
1. 电阻值影响基准电压和VH和VL电平。它们的公差是滞回精度的一个重要因素。2. 反馈电阻通常比其它电阻值高，非反相输入分压器上的负载通常很小。3. 将Rpull-up保持在反馈电阻值的10%以下，可确保更准确的VH和VL电压水平。4. 反转和非反转方关系式可用于推拉输出比较器。-从电路中去除电容-使用数据表输出电压vs输出电流曲线从VoH和 VoL两级建立Vo(max)和Vo(min)
2024-07-30 10:22:21
652
原创 Floating buck激光驱动
对比测试开环high side buck和floating buck的输出，输出用三个LED串联，对比两种buck电路的差异，仿真测LED上的电流是没有差异的，难道这样电路结构的唯一好处就是buck的高侧开关管变成了低侧的，不需要自举驱动了。上面原理的仿真都是基于开环的电路，也是有相关的floating buck驱动芯片的，比如下面的LM3407。下图为一个开环的buck电路，D=Vout / Vin，负载R4一侧是接地了，没有浮起来。这些关系也buck的也是一样的。还有TI这个TPS92511。
2024-07-18 16:12:45
934
4
原创 DDR的拓扑与仿真
Fly-by只是daisy chain的stub为0的特殊情况，长线远端匹配daisy chain的仿真原理图如下图所示，信号源上升下降时间0.5ns，脉宽10ns，周期20ns，高电平1v，三段stub的传输时延设置为td，td的参数从0.05ns到0.2ns，步长0.05ns。长线源端匹配daisy chain的仿真原理图如下图所示，信号源上升下降时间0.5ns，脉宽10ns，周期20ns，高电平1v，三段stub的传输时延设置为td，td的参数从0.05ns到0.2ns，步长0.05ns。
2024-07-06 15:29:59
1636
原创 放大器的输入电容Cin对放大电路的影响
综上，在反馈上增加Cf电容可以补偿放大器输入寄生电容的构成的零点，使放大电路的带宽更大，如果想减小这个零点的影响，可以减小R6//R7，使零点后移，或者增加Cf电容补偿零点，还能使放大电路的带宽更大。由传递函数可知Cin与R6//R7构成的零点，零点频率为fz = 1 / 2pi*R6//R7 *Cin，去掉OPA859的spice模型中的Cin，看还有没有零点。由于需要在放大电路上加带宽的限制，所以在OPA859放大电路上有个低通限制了放大电路的带宽，也就是上图中的C152和R162，截至频率。
2024-07-02 14:24:52
772
原创 DDR自学笔记
以下面的DDR3读取为例，下图中共有8条数据线，每一条数据线都是一个8选1模拟开关的输出，每个输出前面还有8个输入，这个8个输入分别来自8个bank，8个输入会先存在fifo中缓存，MUX读出的时钟就是内核时钟的4倍，由于DDR的时钟上下边沿采样，所以读出8个数据的时间就是1个内核时钟，8个输出就对应64个输入，prefetch的8n的n是指DQ的IO位宽，表示以位宽的8倍来预取数据，n也就是DQ的数量一般可以是4，8，16，对应预取数据就是32，64，128。每行有1024列，每列包含8位数据。
2024-06-29 13:25:58
2008
1
原创 巴伦在接收链路中的应用
"巴伦"（Balun），是一种平衡-不平衡转换器，通常用于将平衡信号（如差分信号）转换为不平衡信号（如单端信号），或者反之。以MABA-009250-CT0068为例通过S参数文件放真S11,S21，仿真电路如下图所示：1PORT 对应5脚，2PORT 对应1脚，3PORT 对应3脚。巴伦的参数给出了一个阻抗阻抗比1：2，这个表示的是不平衡输入与平衡输出之前的阻抗比值，这个阻抗比和匝比之间是什么关系？在设计和选择巴伦时，需要考虑其频率范围、阻抗比、插入损耗、相位平衡等参数，以确保最佳性能。
2024-06-12 18:10:37
1624
原创 激光雷达的盲区与高反膨胀
sipm输出的接收波形如下图所示，一般sipm输出的上升时间1.5ns，恢复时间10~100ns，无论同轴旁轴的光机，在发射打在窗口片上都会有回波直接反射回来，这个反射回来的光就是杂散光，杂散光会被sipm响应，sipm需要时间恢复，在恢复的时间这段再有回波就很难分辨，雷达的盲区就变大了。2、在窗口片上增加抗反射涂层，也就是AR增透。1、在光机设计上解决。这个我也不懂，就不瞎说了。
2024-04-20 16:31:43
1239
原创 二极管使用总结
之前工作中遇到过一个典型的实例就是因为反向偏压不够导致光通信出错的问题，光通信pin接收电路如下图所示：由于光路的影响导致光电流大小不一样，在光电流较小时，接收的高电平可能只有2.7v，但是在光电流较大的是时候，这个高电平可能就是大于3.3v了，pin管就可能都正偏了，导致Cd电容很大，脉冲的上升下降时间变的很大，光通信就出错了，此时可以减小R115电阻的大小，减小光电流，但最好还是把偏压加大到5v甚至是12v。为截至电压，也就是漏电流开始增加的电压点，此时对应的电流为Irm。
2024-03-21 11:31:37
836
原创 Ansys SIwave仿真阻抗与串扰
用Ansys SIware的Impedance Scan功能可以快速的对layout的阻抗仿真，给出走线各部分的阻抗大小，可以一目了然的看出阻抗的控制情况。下图为阻抗仿真的结果，从图中可以看出走线不同的颜色大小表示阻抗的大小，左侧为阻抗的参考图例，我们也可以鼠标点各段走线来获取精确的阻抗大小。放大BGA器件这里，可以看出扇出过孔的位置由于线宽的限制，线的宽度比较小，所以阻抗会偏大一些，有80Ω左右，造成阻抗的不连续，那就要尽量减小这个窄线宽的长度。
2024-03-19 18:01:33
2962
原创 buck电路的前馈电容
不加前馈电容时的相位裕度只有63°,穿越频率为20kHz，可以看到相位裕度不如加47pF时的情况好。相位裕度少了20°。对比无前馈电容，47pf，140pF，1nF电容时系统的动态响应，通过大的负载切换时，看电压的波动大小。按上面的电路分析环路的bode图，当前馈电容为47pF时的相位裕度为83°左右，穿越频率为25kHz。先确定无前馈电容时环路的穿越频率fc，利用增加前馈电容后零极点的算数平均值等于穿越频率计算。下图为降压dcdc MPQ4316的应用电路图，R4，R5，C5构成分压反馈电路，由。
2024-01-27 09:17:09
2335
4
原创 数字调制学习总结
利用乘法器AD835仿真解调电路，调制的信号为模拟开关的输出接到乘法器的X1端，，V2输入为与载波信号同相位的相干信号，乘法器的W引脚输出相乘后的信号。调制电路可以用开关实现，基带信号在模拟开关的选通控制上，载波信号接在二选一的模拟开关一端。二极管的包络检波，调制好的信号经过二极管的半波整流 + 低通滤波后输出原始的1MHz信号，AD835的W引脚的输出如下图所示，W的输出为0.5v /2 =0.25v。原理如下图所示，基带信号为单极不归零码，与载波信号相乘，得到调制信号。
2023-12-25 17:52:22
1368
原创 ADC架构学习
就是通过过采样来提升有效位。由于采样率较低，有效位数较高的特点，在静态精密测量的场合应用非常广泛，比如在锂电池充放电检测设备，个比较器，虽然使用一些方法可以减少一些比较器的数量。，具有低功耗，尺寸小的特点，也是目前应用最广泛的。，不需要在模拟输入端加抗混叠滤波，以内，位数一般可以做的很高，比如。的模拟量模块中，都有广泛的应用。是一个位数、采样率都不高不低的。，缺点就是位数一般最大就是。由后端数字滤波器进行。是目前转换速度最快的。由大量的比较器构成，
2023-12-12 14:27:29
1139
原创 无线通信系统接收~超外差
超外差接收机在相位法激光测距上得到了应用，下图为激光测距仪的原理框图，通过锁相环芯片输出两个相差1kHz的100M信号，一方面通过电路混频出1kHz的信号，另一方面把100M和100.001M信号分别调制到激光器和APD上，然后通过APD把光信号混频，输出相移后的1kHz的信号，然后通过FFT计算1KHz信号的相移来计算tof时间。上面混频后输出的是1kHz的信号，1MHz=1us，1us的光速走过距离为，3*10^8 *10^(-6) / 2 = 150m，这个就是精度。为镜像信号，虚线为滤波器，
2023-11-27 17:14:06
2508
原创 矢量网络分析仪KC901S
工作这些年，硬件工作中基本没有接触过射频类的工作，但是对射频这个领域还是很感兴趣的，所以准备利用业余时间来提升一下，工欲善其事必先利其器，所以斥巨资2000块在闲鱼上买了这个二手的矢量网络分析仪。不建议在淘宝上买几百块的那种DIY的网络分析仪。这个KC901S买回来没带校准的配件，所以下面的测量可能是存在偏差的。
2023-09-08 19:01:29
625
原创 ADS仿真设计低噪放大器
图：最终LNA原理图。下面的第一个模版，再把上面的原理图放入模版里面仿真。得出的结果如下，可以看到噪声系数最小为。，调谐的源极的电感起到负反馈的作用，电感越大，，生成电阻匹配网络，按生成的阻值做。就又变的更大了，调谐发现在电感大于。时的回波损耗也是很低的，已经小于。时的回波损耗也是很低的，已经小于。为实际的电容电感，再看稳定性，按下图所示配置圆图匹配的参数，，这里取输入阻抗的共轭。按下图所示配置圆图匹配的参数，，这里取输出阻抗的共轭。仿真，可以从下图中看出，参数模块，稳定性分析的。，输入输出的阻抗分别为。
2023-09-06 15:05:07
1388
原创 射频有源器件的动态范围和交调失真
典型放大器的影响如下图所示，图中横轴的输入的功率Pin，纵轴为输出功率Pout，dBm为功率与1mW的比值，x = 10 log ( PmW / 1 mW )，图中我们定义放大器的理想输出功率与实际输出功率相差1dB的位置叫做1dB压缩点，这个点定量的描述了放大器的线性工作范围。1阶的线性响应和3阶的交调产物输出随输入功率的变化如下图所示，在功率较小的时候，3阶交调产物比较小，但是在输出的功率较大时，3阶交调响应就需要考虑了，2阶交调产物由于没有在带内，所以不需要考虑。图：2阶和3阶的交调产物。
2023-08-24 17:53:38
521
原创 spad芯片学习总结
输出的直方图横坐标为时间信息，具体表示的是bin的数量，比如一个单点的spad芯片有1024个bin，量程为15m，TOF时间100ns,那么每个bin的时间就是100ps，这个100ps对应的就是spad芯片内部的TDC的分辨率，纵轴Counts表示的是bin深度，一般表示多少bit位，常见的是10bit，也就是最大容纳的光子数为1024个。
2023-08-18 10:08:43
2880
3
原创 问题：交流耦合放大电路的阻抗匹配
电路如下图所示，信号源是一个上升时间1ns，下降时间15ns的脉冲信号，经过传输线的时延为5ns，然后通过放大器的同向交流耦合放大，这里我们可以明确的直到，下图中的R25就是端接电阻，这样信号经过远端端接解决信号反射的问题。这样看反向放大电路的端接需要考虑输入电阻Rin和反馈的电阻Rf，但是如果要放大，Rf肯定要大于Rin的，那么这时候怎么解决信号反射的问题呢？我理解应该就是R21，因为对反向放大电路的输入电阻就是R21，那这个R21也可以认为是信号源的负载，但实际情况是还和反馈电阻R20也有关系。
2023-07-17 18:44:34
916
2
原创 避免冲击电流的缓启动设计
如下图的电路，V1是一个5V的供电电源，供电启动的上升边沿为1000ns，R2为供电线上的内阻，这里我们设置为2R，C1为被供电输入的去耦电容，R1为负载电阻。减小冲击的电流的思路还是想在启动的瞬间串的电阻大一些，启动完成后电阻再减小，mos管正好就有这样的特性，由于在高侧所以为了驱动简单选用pmos，V1开启的边沿到来时，C2两端的电压不突变，所以pmos的栅极和源极两端开始是很接近的，也就满足开始的DS之间的电阻很大，V1到了稳定的5v后，pmos的栅极电压会放电到0v，放电的时常数为R2*C2。
2023-05-31 11:54:42
2348
2
原创 Ansys仿真TDR
打开Ansys的TDR电路例程，单端电路和TDR源的设置如下图所示，被测的DUT为4段传输线和一个电容，一个电感。TDR测的结果如下：信号到负载电容的时间为1.5ns，然后在容性负载产生发射，又经过1.5ns给到TDR测试源，所以在3ns处看到容性负载的反射，然后又经过3ns的50R传输线到55R的传输线，所以在9ns（4.5ns *2）时，TDR测到55R传输线的阻抗变化，后面以此类推。
2023-05-19 17:56:35
4020
3
原创 Ansys仿真寄生参数对信号反射的影响
短桩线在PCB走线时会经常遇到，这个桩线会对信号的传输产生反射，那么桩线的长度和信号反射的关系可以仿真看一下，电路如下图所示，下图中，我们设置信号源的上升下降时间为0.8ns，桩线的长度也就是传输的时延我们设置为0.08ns，0.16ns，0.32ns，上升或者下降的时间10%，20%，40%，对比信号的反射情况。PCB走线经过过孔换层的时候就就会有寄生电容产生，容性的负载对反射的影响电路如下图所示，通过改变容性负载的容值看信号的反射情况，分别设置容性负载的容值为1pF，2pF，4pF，8pF。
2023-05-15 17:55:52
1220
原创 TIA的噪声计算
近似计算的依据是把零点频率当作很低，极点的频率很高。相当于计算的是下图中的红色阴影部分的噪声。、同向输入的电压噪声，这个电压噪声的增益是变化的，由。3、另外一种常用的TIA噪声计算方法。）的意义时到某个频率时的增益，当。为极点时的频率时，这一项就变成了。零点和极点的频率都很低且很接近。时，噪声的功率密度的有效值。更精确的TIA噪声计算方法。、反向输入端的电流噪声。同相输入端的电压噪声。
2023-03-13 17:30:33
2104
4
原创 S参数与插入损耗和回波损耗
相位和实部虚部的对应关系，0°相移虚部为零，90°相移，实部为零，180°相移实部为负，虚部 为零。1端口的反射波比入射波可以用阻抗表示为。的实部和虚部是不一样的。左右，信号没有发射回来。S11的对应时域的理解。为被测系统的输入阻抗。，终端不匹配时，输出。，但是在不同的频率下。
2023-03-10 17:29:44
11036
原创 ADC的信噪比与过采样
1 N位ADC的信噪比公式：6.02N+1.76dB来源首先要了解一下求有效值或均方根值的方法：根据量化噪声与时间的关系：e(t) = (q/T)t-T/2< t
2023-03-06 10:48:17
4043
原创 Σ-Δ_ADC的电路原理
首先0.5v < 2.5v，积分器开始向正电源电压积分，当积到大于2.5v时，比较器U2输出高电平，这时候CLK的上升沿到来时，Q也输出高电平，这个高电平加到误差放大的反向端，使积分开始向负端积分，积到小于2.5v时，比较器U2输出低电平，然后这个过程不断的重复。下图为一个1bit的Σ-Δ ADC，V4为输入的信号，V2为参考信号，COUT是积分器的输出，DOUT为D触发器的输出，AOUT为把脉宽调制信号变成模拟信号的输出，V1为一个时钟源。1、1Bit Σ-Δ_ADC的原理。2>输入电压为2v时的波形。
2023-03-02 09:53:35
1948
1
精通开关电源设计计算软件SMPSKitV8.5
2020-10-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人