VIVADO HLS函数层面的优化

最新推荐文章于 2024-06-17 23:39:07 发布
最新推荐文章于 2024-06-17 23:39:07 发布
阅读量858 收藏 4
点赞数
分类专栏： HLS 文章标签： FPGA HLS
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/zhangningning1996/article/details/107447159
版权

VIVADO HLS函数层面的优化

参考文献

[1]、lauren的FPGA(微信公众号)
[2]、Xilinx暑期学校

项目简述

这篇文章简单从函数层面描述HLS约束的方法有哪些，进一步的掌握HLS的约束方法。

数据类型

要尽量使用任意精度数据类型。例子如下：
在这里插入图片描述

对函数实现inline操作

inline：将简单的函数进行合并。
例子如下：
在这里插入图片描述
阻止inline的方法如下：
在这里插入图片描述在这里插入图片描述在这里插入图片描述
可以看出把inline关掉的话，相应的资源与吞吐率得到了相应的改善。

最低0.47元/天 解锁文章
vivado HLS学习一之vivado HLS的使用
weixin_42602289的博客
10-23 6431
HLS是什么 Vivado HLS——一个是采用高级语言去描述系统行为即用 C/C++来实现系统建模，软件工程师可以借此提高系统性能：也就是说之前可能需要 CPU/DSP/GPU 实现的一些算法，我们都可以借助 Vivado HLS 直接通过 C/C++编程来用 FPGA 实现，一方面提高了并行性，也就是提高了系统的吞吐率，另一方面还可以降低系统的功耗。 在用 C／C++描述完算法之后，还需要相应的测试程序来测试算法的正确性。同时生成的 HDL 代码在验证时也会用的 C／C++编写的测试激励。从这个
Vivado HLS(High-level Synthesis)笔记一：HLS基本流程
热门推荐
h__ang的博客
05-10 2万+
前言 实验室项目需要，需要将在服务器段跑出的网络参数配置到FPGA上，一种方法是直接利用verilog或者vhdl直接去写一个网络的前向传播模型，另一种就是用 C/C++ 来描述网络的前向传播模型，然后利用Vivado的HLS将其转化为硬件描述语言——verilog或者vhdl。第一种方法资源利用率高，但需要考虑时序和并行性（硬件语言设计的两个重要因素），这一点比较困难；第二种方法相对高效且容易一...
xilinx Vivado HLS技术性能优化指南
07-22
该文档描述了使用HLS技术时如何进行性能优化，例如如何减少时延或减少面积。Vivado® 高层次综合（HLS）在所有 Vivado HLx 版本中以免费升级形式提供，可以实现直接使用 C，C++ 以及 System C 语言规范对赛灵思可编程器件进行编程，无需手动创建 RTL，从而可加速 IP 创建。
HLS函数层面优化
qq_35608277的博客
03-04 1317
1 代码风格 代码风格主要说的就是函数的参数，针对参数要看的就是数据类型。 C++里面定义的数据类型是以 8 为边界的，如 char、short 等，但在实际硬件上可能会遇到任意精度的数据类型。所以如果算法使用到的数据是任意精度那么一定要将其定义为任意精度。 2 Inline 对函数的 inline 就是去除了函数的层次化，可以通过 INLINE 这个 directive 来实现。对函数 inl...
Vivado HLS(High-level Synthesis)笔记七：函数层面的优化
h__ang的博客
05-12 2564
一. 代码风格 从函数这个角度来说代码风格，主要是看参数的数据类型，C++中的数据类型是以8为边界的，而实际硬件中我们可能会遇到任意精度的数据类型，因此我们一定在C++中定义为任意精度的数据类型； 二. lnline 对函数的Inline实际是去除函数的层次化，带来的好处是可以改善资源，不再需要调用函数的相关逻辑，对于小函数HLS会自动Inline，如果我们不希望，可以通过directi...
vivado HLS 优化总结以及相关流程
春江花月夜
05-27 5904
HLS优化一、for 循环优化之pipeline二、for 循环优化之unroll三、for 循环优化之merge四、for 循环优化之数据流DataFlow五、for 循环优化之嵌套循环优化六、数组优化 - - 数组分割七、函数层面优化InlineAllocationDataflow八、总结分析改善吞吐率（ Throughput ）改善时延（ Latency）改善资源（ Area） 一、for 循环优化之pipeline 二、for 循环优化之unroll 在默认情况下 for 循环是折叠的（rolle
vivado HLS 的设计优化
tutu1583的专栏
03-24 645
最近正在学习vivado HLS，通过ug871和ug902学习HLS，ug871文档提供demo,ug902提供更为详细的解释。 ug871看到第6章设计分析章节时，看到文档一处出现“瓶颈”的地方，ap_clk始终没能够满足要求。demo中前几步还在解决这个问题，后几步就完全不管了，直到最后。（虽然达到了最初Interval目标） 总结一下：出现瓶颈的两个原因：一定数量的IO端口/BRA...
Vivado HLS 视频课程总结
01-11
23 函数层面优化 75 23.1 代码风格 75 23.2 Inline 75 23.3 Allocation 75 23.3 Dataflow 75 24 总结分析 77 24.1 改善吞吐率（Throughput） 77 24.2 改善时延（Latency） 78 24.3 改善资源（Area） 79
CNN VivadoHLS
01-02
这些函数在C++中定义后，通过Vivado HLS的特定注释进行硬件优化配置。 在设计完成后，Vivado HLS会生成一个IP核（ Intellectual Property Core），这个核可以被集成到更大的FPGA设计中。在Xilinx的Vivado工具中，...
跟Xilinx SAE 学HLS系列视频讲座笔记（6）—— 函数优化
安静到无声
10-06 501
本节主要介绍的是《跟Xilinx SAE 学HLS系列视频讲座》第20，21，22节。 跟Xilinx SAE 学HLS系列视频讲座笔记（1） 跟Xilinx SAE 学HLS系列视频讲座笔记（2）—— 编写高效的C Test Bench 跟Xilinx SAE 学HLS系列视频讲座笔记（3）—— 接口综合 跟Xilinx SAE 学HLS系列视频讲座笔记（4）—— For循环优化 跟Xilinx SAE 学HLS系列视频讲座笔记（5）—— 数组优化 1. 函数层面的优化 从函数这个角度来说代码风格，主.
Vitis HLS 学习笔记--函数例化（Function Instantiation）
最新发布
hi94的博客
06-17 1356
函数例化是Vitis HLS中的一种高级优化技术，它允许开发者在保持函数层次结构的同时，对特定函数实例进行局部优化。这种技术通过利用编译时已知的常量输入参数，简化函数的控制逻辑，从而可能改善延迟和吞吐量。默认情况下，函数在RTL中作为独立层级块保留，或者分解到更高层次的函数中，所有实例共享单一RTL实现。通过使用FUNCTION_INSTANTIATE编译指示，可以为每个函数调用创建唯一的RTL实现，允许针对每个实例进行局部最优化。
vivado HLS从实例看优化
wd1603926823的专栏
08-31 1万+
虽然看完了ug902关于vivado HLS优化的内容，但有点囫囵吞枣，所以想从实例去探索如何应用优化指令来达到最大的性能！ 一、第一个实例 #ifndef _XIANGANWO3_H_ #define _XIANGANWO3_H_ #include "hls_video.h" // maximum image size #define MAX_WIDTH 1936 #define MA...
HLS设计方法论 - 优化硬件函数方法论及流水操作的优化策略
Vuko_Coding Zone
09-12 1959
写在前面 本文参考赛灵思的官方手册UG1270，主要介绍了硬件函数的设计方法论和操作的优化策略，以帮助我们更好的进行HLS的开发设计。 优化硬件函数概述 Vivado HLS 的默认行为是以顺序方式执行函数和循环，以便硬件准确反映 C/C++ 代码。 优化指令可用于增强硬件函数的性能，允许流水线操作，从而显着提高函数的性能。 本文概述了优化设计以获得高性能的一般方法。 在尝试使用 Vivado HLS 优化设计时，有许多可能的目标。 该方法假设您希望创建具有尽可能最高性能的设计，在每个时钟周期处理一个新输入
HLS开发学习-14- Vivado HLS 函数层面的优化
Vuko_Coding Zone
08-02 1049
写在前面 本文是本系列专题的第十四篇，参考高亚军老师的视频教程以及课程的ppt，主要介绍了Vivado HLS 函数层面的优化。
一文了解Vivado HLS
耐心的小黑的博客
03-05 2万+
以下内容摘自正点原子的：《领航者 ZYNQ 之 HLS 开发指南》 为了尽快把新产品推向市场，数字系统的设计者需要考虑如何加速设计开发的周期。设计加速主要可以从“设计的重用”和“抽象层级的提升”这两个方面来考虑。Xilinx 推出的 Vivado HLS 工具可以直接使用C、C++或 System C 来对 Xilinx 系列的 FPGA 进行编程，从而提高抽象的层级，大大减少了使用传统 RTL描述进行 FPGA 开发所需的时间。 一、高层综合简介 如图 1.1.1 所示，FPGA 设计中从底层向上一共存
Vivado HLS 因顶层函数导致HLS生成IP核与例程不符情况
weixin_43760195的博客
08-15 1689
# Vivado HLS 生成IP核与例程不符解决方法 最近在学Vivado HLS，碰到了一点问题，就是同样是例程里面的.cpp文件，我的IP核和人家的IP核生成的不一样。试了试，解决了这个问题 目的：解决在生成IP核后发现与想要的IP核不符合的问题（主要体现在Vivado Design Block中）关于HLS文件的顶层函数问题 第一步：制作想要的I...
Vivado HLS 程序优化（基础实例）（高级综合）（FPGA）
星智云图工作室（StarImagine Studio）
04-22 8534
 前言（本文基于赛灵思官方HLS文档UG871中的7.1节）：          在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。          Vivado HLS拥有自动优化的功能，试图最小化loop和function的latency，为了实现这一点，软件会在loop和function上并行执行尽可能多的操作（比如说，在function级别上，高级综合总是试图...
Vivado Hls 设计优化
weixin_36520607的博客
11-29 6248
在使用高层次综合时，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。Vivado Hls总是试图最小化loop和function的latency，为了实现这一点，它试图在loop和function上并行执行尽可能多的操作。在function级别上，高级综合总是试图并行执行function。 除了这些自动优化，directive是用来： （1） 并行执行多个tasks，例如，同一个函数
HLS 3.接口综合与结构体
qq_23379273的博客
04-08 1510
结构体接口默认是拆分成它的成员，每个成员有单独的接口。 DATA_PACK优化约束用来把结构体成员打包成一个宽的向量，所有成员能被同时读写，提高了吞吐量。成员按照c代码中的顺序，第一个成员对齐低位，最后一个成员对齐高位。DATA_PACK不支持队成员是结构体的结构体打包。 DATA_PACK约束创建的唯一宽向量能够在一个时钟周期被存取。有种情况，结构体含有数组,有循环要使用这些数据并且数据能在...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值