zynq 的时钟频率

Bram在native模式下Performance up to 450MHz，

AXI4 interface模式下Performance up to 300 MHz ，

PL的时钟频率上限应该和PLL的最高输出是一致的，或者说在PLL输出最高频时，PL可以正常的传递信号，arm的频率一般设置为默认的677MHz。