17、CUDA 硬件指令系统与执行机制详解

CUDA 硬件指令系统与执行机制详解

1. 条件码与执行控制

1.1 条件码寄存器

硬件实现了“条件码”（CC）寄存器，包含用于整数比较的 4 位状态向量（符号、进位、零、溢出）。可以使用比较指令（如 ISET）设置这些 CC 寄存器，它们能通过预测（Predication）或发散（Divergence）来引导执行流程。

1.2 预测执行

由于管理发散和收敛会带来额外开销，编译器对短指令序列使用预测执行。大多数指令的执行可以基于某个条件进行预测，如果条件不成立，指令将被抑制执行。这种抑制发生得足够早，例如加载/存储和 TEX 指令的预测执行可以抑制原本会产生的内存流量。不过，预测对全局加载/存储合并的内存流量资格没有影响，一个 warp 中所有加载/存储指令指定的地址必须引用连续的内存位置。

当根据条件变化的指令数量较少时，编译器倾向于使用预测执行，通常在约 7 条指令以内。除了避免管理分支同步栈的开销，预测执行还为编译器在生成微代码时提供了更多优化机会（如指令调度）。C 语言中的三元运算符（?:）可作为编译器倾向于使用预测执行的提示。

以下是一个预测执行的微代码示例：

/*0058*/ LDSLK P0, R2, [R3];
/*0060*/ @P0 IADD R2, R2, R0;
/*0068*/ @P0 STSUL [R3], R2;
/*0070*/ @!P0 BRA 0x58;

这个代码片段展示了预测和分支有时如何协同工作。最后一条指令是一个条件分支，用于在必要时尝试重新获取锁