Circuit专栏
文章平均质量分 62
江东风又起
脚踏实地,做好每一件事
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
[原创]altium designer画PCB中间挖洞
在PCB中,keepout层画图形(圆形 扇形 矩形 都可以),然后选中这个图形。在Tool菜单下,点击convert,两种情况:第一种(如果是画PCB库的话):1. 选择 create region from selected primitives(只有这个选项)2. 然后双击生成的区域,将类型改为board cutout即可最终效果如下:第二种(如果是画PCB版图的话):选择...原创 2018-10-12 11:52:43 · 17046 阅读 · 1 评论 -
[原创]AD7705/AD7706的使用
这篇是电路博客,不是算法什么的。。。今天有点紧急,要处理一下AD7705刷新速率问题我先介绍一下AD7705/AD7706,就是它了↓AD7705两路全差分,AD7706三路伪差分硬件设计:说在前面:只为说明问题,没有别的意思。先放一个TB的模块,蓝字我就不念了。大部分都是AD7705芯片本身的属性,但这里说3.3V和5V兼容,我们看看怎么兼容:芯片5V供电时,REF建议电压范...原创 2019-07-04 21:30:09 · 9880 阅读 · 9 评论 -
[原创]Cadence软件使用记录2.5学会画PCB封装自定义
回来补一下自定义封装画法今天画个接插件CON40,FPC座,采用自定义画法:1.尺寸图2.准备pad确定焊盘还有阻焊层助焊层结束放置PADPIN选择connect型定位座选择机械型根据位置计算可得:建议使用命令行,快且准,结束后期添加各种框,总结就是以下4点1.放置边界选择Shape->Rectangular,options中如图设置:如下图箭...原创 2019-06-02 20:54:58 · 1089 阅读 · 0 评论 -
[原创]Cadence软件使用记录1.5层次化设计原理图
回来补文章,实在时间紧放一个问题:cadence 元器件引脚名称的隐藏与显示问题:在元器件上右键->Edit Part,结果发现Pin Visible属性是灰色的,无法修改办法:点菜单栏,在Options->Part Properties里面修改元器件引脚的显示和隐藏就可以了...原创 2019-06-05 11:08:16 · 4018 阅读 · 1 评论 -
[原创]Cadence软件使用记录8_Allegro绘制PCB菜鸟初成
先对前述文章做个补充:有的接插件是有机械孔的,这个mechanical hole有讲究,字不重要看图:需要指明每一层的连接几何尺寸,17.2最高支持32层VIA,所以要问,我就画四层板,中间不应该是两层么,你整这么多层?没问题!用不上的层,自动忽略了。七拼八凑学来的,也算菜鸟初成,哈哈零零散散的要点:当发现元件封装画错了怎么办?打开元件封装,重画。然后选择你想要的更新的元...原创 2019-05-23 22:20:24 · 5032 阅读 · 0 评论 -
[原创]Cadence软件使用记录9_Allegro绘制PCB制板准备
PCB画好后,还有以下几点要做:出钻孔出光绘原创 2019-05-30 21:24:20 · 868 阅读 · 0 评论 -
[原创]Cadence软件使用记录7_Allegro绘制PCB再进阶
接上篇继续。既然做了过孔,就要用。而且打算用过孔代替埋孔,盲孔,要看到效果。本篇就来实验一下:首先,PCB分层(见Cadence软件使用记录5)啰嗦几句:分层之后,分别是TOP - GND - PWR - BOT,中间两层是平面,采用负片设计。开始了:先分别在中间两层,划一块anti etch区域,这个区域就是一个大平面。(与AD不一样,AD认为你把我定义成internal plane了...原创 2019-05-11 11:43:27 · 3081 阅读 · 1 评论 -
[原创]Keil工程STM32F103C8T6无缝转换到STM32F103RCT6
有个项目,老版本是STM32F103C8T6,硬件资源不够了,新版本采用STM32F103RCT6。无缝过渡,如下:选定芯片宏定义改为STM32F10X_HD,USE_STDPERIPH_DRIVER删除原有的启动汇编文件,更换为高密度器件汇编文件时钟系统紊乱?那得看你程序怎么写:先看F103时钟树int main(void){ unsigned char stat...原创 2019-05-07 22:03:17 · 20058 阅读 · 5 评论 -
[原创]Cadence软件使用记录6_Allegro绘制PCB小进阶
这里讲一下必然要用到的过孔,过孔分为以下几种:电源过孔,一般内外径开的都很大一般信号过孔,内径不小于线宽差分信号过孔,或者其他特殊信号过孔,一般也是不小于线宽,但内径一般比其他信号过孔小当然,我们也用要到盲孔、埋孔、通孔。但前两者造价太高,因此一般用通孔代之。Pad Editor设计如下:1.先钻个孔,定义一下直径2.打个标记,大家认识一下3.定义尺寸,包括:regular...原创 2019-05-09 21:37:09 · 3434 阅读 · 0 评论 -
[原创]Cadence软件使用记录5_Allegro绘制PCB基础
前期准备导入网表根据之前生成的netlist文件,导入即可。可能会有出错,多半是footprint设置不对,务必检查仔细。但是,若PCB画一半,原理图有更新怎么办?没关系,重新生成网表,Allegro重新导入网表(在“Place changed componet”点击“Always”。即可在不改变原有布局的同时更新网表)快捷键allegro可以自定义一些命令快捷键,这个得先说。...原创 2019-05-06 15:42:55 · 2038 阅读 · 0 评论 -
[原创]Cadence软件使用记录2学会画PCB封装
画元件封装,如前文所述,建立元件库。现在通过Allegro建立对应封装。步骤比较繁琐,我尽量说的简短些:我们以MT9V034元件为例:首先,根据数据手册,建立元件,如下图:保存,capture软件可以歇着了看数据手册最后一页的封装尺寸,做焊盘(先做焊盘才能做封装,真特么蛋疼,必须吐槽一下cadence)根据上图,可得焊盘 宽(0.4 +- 0.05)mm,长 (11.43/...原创 2019-04-30 17:41:08 · 1589 阅读 · 0 评论 -
[原创]Cadence软件使用记录1元件库设计
零散是目前一以贯之的风格,倒不是不想整理,实在是自己也是半瓶水,学一点记一点,所以就比较零散了,见谅!我是从AD转过来的,用的是Cadence17.2,建议你也用此版本。开门见山,直接干以Xilinx ZYNQ7020为样例展开设计:画元件首先,说句废话,元件库包含元件,所以,你画元件的时候应该是在某个元件库中,比如这里的abtlibrary.olb(新建一个library就行)。点...原创 2019-04-29 22:12:15 · 1362 阅读 · 0 评论 -
[原创]ADM3251发热、数据接收发送乱码
开门见山,AMD3251主要用于RS232隔离通信,在官方的数据手册中,有两种典型应用,如下有两种电源供电方式,4.5V - 5.5V,则不需要另外供电。如果是3.0V - 3.7V,需要再供一组电电源。无论在选择哪种方式,都必须将两个地隔离,否则无法做到隔离通信我的电路设计如下,作了两种方案兼容,毕竟第一次使用这款芯片:现象如下如果R8 R6不连接,R10连接:1. 芯片发热,手...原创 2018-12-03 19:32:43 · 3564 阅读 · 3 评论 -
运算放大器使用的一些经验
明人不说暗话,抄来的文章:http://www.elecfans.com/analog/20161128452967.html以下是正文:运算放大器,对于学工科的学生来说是一个耳熟能详的词。运算放大器作为最通用的模拟器件,广泛运用于信号变换调理、ADC采样前端和电源电路等场合。大家在学习模电课程的时候,都已经学会了运放的设计。然而在使用运放的时候,又有哪些需要注意的呢?1、注意输入电压是否...转载 2019-06-30 20:11:30 · 1906 阅读 · 0 评论
分享