Cortex-A510——IOMMU

原创 已于 2025-06-03 10:13:39 修改 · 280 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#arm #smmu #嵌入式

于 2024-07-02 11:06:51 首次发布

Cortex-A510——IOMMU

小狼@http://blog.youkuaiyun.com/xiaolangyangyang

1、IOMMU的作用

  1. DMA
  2. 虚拟化（stage2）
  3. 硬件加速器访问的内存隔离
  4. 访问非连续的地址
  5. 32位转换成64位
  6. 限制Master的访问空间
  7. 用户态驱动

2、IOMMU系统结构

3、STE、CD和页表

        STE、CD和页表都保存在内存里；
        STE每个大小512btye，有多少SID就有多少个STE，线性排列；
        每个STE指向一个CD，CD大小为512btye。

根据SID查找页表过程

最低0.47元/天 解锁文章
Cortex-A510——Cache
Hello Mr.Z的博客
06-17 406
小狼@http://blog.youkuaiyun.com/xiaolangyangyang
操作系统概念（一）——IOMMU学习
一扣解千愁的博客
11-07 1143
IOMMU（Input/Output Memory Management Unit）是内存控制器（ memory controller）的一部分，用于将设备虚拟地址（也可称为I/O地址或设备地址）转换为物理地址。IOMMU：将设备虚拟地址翻译为物理地址；MMU：负责将CPU虚拟地址翻译为物理地址。在设备做DMA访问内存的时候，系统返回给设备驱动的不再是物理地址，而是虚拟地址 ，这个地址一般叫IOVA，设备访问内存时，由IOMMU来将这个设备虚拟地址转换为物理地址。
三、ARM_SMMU_下
凡物加倍磨治，皆能变化气质
12-25 2531
SMMU驱动代码分析
Arm发布 Neoverse V2 和 E2：下一代 Arm 服务器 CPU 内核
baron-周贺贺-代码改变世界ctw
09-16 1246
9月14日，Arm发布了新的处理器内核：V2和E2，在官网已经可以看到相关的TRM 手册了。。四年前，Arm发布了Neoverse系列的CPU设计。Arm决定加大力度进军和市场，专门为这些市场设计Arm CPU内核，而不仅仅是回收以消费者为中心的Cortex-A设计。因此，Arm开始以更积极的方式进军基础设施市场。这些努力为Arm及其合作伙伴带来了越来越丰厚的回报，得益于亚马逊的和Altra CPU等产品，他们终于能够在服务器CPU市场中占据重要份额。
IOMMU/SMMUV3代码分析（3）SMMUV3驱动初始化2
flyingnosky的专栏
01-13 2076
接上一节继续将SMMUV3驱动初始化的剩下部分分析完。 5. 复位SMMU设备 通过函数arm_smmu_device_reset()复位SMMU设备，此过程主要是设置SMMU相关寄存器，对SMMU初始化操作。在进行寄存器描述之前，对SMMU相关的寄存器布局做简单介绍。 5.1 SMMU相关寄存器布局 SMMU相关寄存器布局如下图所示： （1） SMMU寄存器分为三部分：page0, page1, pmcg寄存器； page0寄...
arm64中的TLB失效指令
choumin的专栏
10-06 2510
arm64 架构提供了一条TLB失效指令： TLBI <type><level>{IS}, {, <Xt>} 其中 字段指定了刷新规则，即只刷新满足特定条件的 tlb 表项，例如 all 表示所有表项，vmall 表示当前虚拟机的阶段 1 1 的所有表项，asid 表示匹配寄存器 Xt 指定的 ASID 的表项，va 匹配寄存器 Xt 指定的虚拟地址和 ASID 的表项，等等。 字段是异常级别，取值有：E1、E2、E3。 IS 字段表示内部共享，即多个核共享，
Linux x86-64 IOMMU详解（一）——IOMMU简介
qq_34719392的博客
03-16 1万+
前言 近期所做的项目，与Linux内核的IOMMU机制有关，因此自己尝试去了解IOMMU的相关知识。我在网上多方查找，却总觉得是盲人摸象，难以形成一套系统化的知识体系。并且，许多代码是基于Linux v2.x、v3.x内核，而我当前项目是基于较新的Linux 5.5.4内核，有一些代码，乃至实现机制，都发生了根本性的变化。最终，还是决定自己研究代码，终于明白了IOMMU的初始化流程。现撰文分享，希望之后还有同行遇到此类问题时，能够参考本文，节约学习成本。
Unraid-6.9.2-iommu-rmrr分组补丁(修复r8125驱动)
06-27
这个“Unraid-6.9.2-iommu-rmrr分组补丁”显然设计用于解决与RMRR相关的问题，并修复r8125驱动程序的兼容性。这可能是由于原始的Unraid配置没有正确地配置RMRR区域，或者与r8125驱动存在冲突，导致了性能下降、稳定...
RISC-V IOMMU Specification 译文
02-29
### RISC-V IOMMU 规格解析 #### 引言 RISC-V International 组织发布了关于 RISC-V 输入/输出内存管理单元 (IOMMU) 的规范文档，版本为 v1.0.0，发布日期为 2023 年 7 月 25 日。此文档主要介绍了 RISC-V IOMMU ...
pve7.0 5.11.22-4 iommu分组 pve内核编译
07-30
标题 "pve7.0 5.11.22-4 iommu分组 pve内核编译" 指的是在Proxmox VE（PVE）7.0版本中，对5.11.22-4内核进行优化，特别涉及了IOMMU（输入/输出内存管理单元）的分组配置。这一过程是为了提高虚拟化环境的安全性和...
ARM SMMU原理与IOMMU技术（“VT-d” DMA、I/O虚拟化、内存虚拟化）
热门推荐
RToax
10-10 2万+
DMA地址翻译的过程和虚拟地址翻译的过程是完全一致的，唯一不同的地方在于MMU地址翻译是将进程的虚拟地址(HVA)翻译成物理地址(HPA)，而IOMMU地址翻译则是将虚拟机物理地址空间内的GPA翻译成HPA。IOMMU页表和MMU页表一样，都采用了多级页表的方式来进行翻译。
ARM：MPU & MMU & SMMU
鱼藏剑
01-22 6797
1、MPU （Memory Protection Unit）； 2、MMU（Memory Management Unit）。 MMU是比MPU提供了功能更强大的内存保护机制，MPU只提供了内存区域保护，而MMU是在此基础上提供了虚拟地址映射技术，而且在操作上，MMU要比MPU负责。 3、SMMU本质上就是一个MMU设备，它的内存转换逻辑与CPU的MMU采用相同的逻辑，都允许将物理上非连续的页...
理解SMMU基本原理和基本概念
FinicsWang的专栏
07-16 2万+
（阅读本文前假设您已经熟悉了MMU工作原理） 什么是SMMU/IOMMU, 有什么作用： SMMU 有MMU完全一样的能力，当设备以DMA方式工作时，连接在它上面的IOMMU/SMMU可以将设备所使用的地址进行进一步的转换，完全和MMU所作的事情一样 SMMU如何工作 MMU工作时候需要类似如下的页表转换来支撑，同样SMMU也需要。 SMMU 页表结构更加的...
半波正弦信号的FFT变换
mzldxf的博客
11-05 7917
Hello， 大家好，这一期我们谈谈半波正弦信号的FFT变化长什么样子。 本文硬件使用GFARM02硬件模块[1]，文章最后有其淘宝链接。核心器件为STM32F103RCT6，为Cortex-M3核，采用的CMSIS版本为CMSIS_5-5.6.0。
Git物联网开发
2509_93939357的博客
11-21 374
用上Git，每个人在自己的分支上工作，通过Pull Request（或者Merge Request）发起代码合并请求，团队成员可以进行代码评审，确认无误后再合并。当然，文件得配置好，别把那些编译产生的中间文件、大的二进制依赖库给提交上去，不然仓库很快就爆炸了。你不可能在开发新功能的时候，直接在主分支上动刀，万一搞挂了，连个能烧录的稳定版本都没有。这样，主分支的代码永远是可用的，心里不慌。这样一来，任何时候你想回溯历史，编译V1.2.3这个版本的固件，直接就行了，精准无误，再也不怕找不到北。
嵌入式面试高频！！！(十六)linux操作系统
qq_61574541的博客
11-24 168
摘要：本文系统阐述了多进程与多线程的核心概念及其差异。多进程具有高稳定性（内存隔离）和多核利用优势，但资源开销大；多线程资源开销小且通信高效，但存在同步和稳定性风险。详细介绍了进程/线程同步方法（互斥锁、信号量等）和互斥机制，分析了同步与阻塞的关系（同步可能但不必须通过阻塞实现）。最后明确定义了并发、同步、异步等关键概念：并发是任务宏观并行，同步是顺序执行，异步是非阻塞调用，互斥确保资源独占访问。这些概念为构建高效安全的并发系统提供了理论基础。
基于STM32的宠物自动喂食器（论文+源码）
11-24 258
本文设计了一套基于STM32F1032ET6主控芯片的智能喂食系统。系统通过ESP8266 WIFI模块实现与手机APP的数据交互，采用HX711称重模块和电阻应变式传感器监测食物余量，YW03液位传感器检测水位，DHT11检测湿度。控制部分通过PWM波驱动舵机实现食物投放，加热片调节温度。系统采用3S锂电池供电，配合DC/DC稳压模块为各部件提供稳定工作电压，实现了远程监控和自动喂养功能。
JavaScript嵌入式案例
2509_93946429的博客
11-21 299
这时可以选择JerryScript这类轻量级引擎，它能将JS代码编译成字节码，在资源受限设备上运行。像Node.js这样的运行时，能让嵌入式设备轻松处理网络请求或传感器数据流，而无需纠结底层内存管理。我搭配土壤湿度传感器和继电器控制水泵，写了个自动浇水逻辑：当传感器数值低于阈值时，触发继电器通电10秒。比如处理图像识别时，用WASM模块做运算，JS负责逻辑调度，两者互补优势明显。后来我还加了WebSocket服务，让手机网页能实时查看土壤数据，整个项目前后端全用JS搞定，维护起来特别顺手。
STM32H7 内存架构与分配策略：最大化性能的关键
最新发布
z8178919的博客
11-24 19
STM32H7采用创新的三域内存架构（D1/D2/D3），实现性能、功耗与功能的完美平衡。D1域（AXI总线，400MHz）提供128-256KB零等待TCM内存和高速缓存，适合实时控制；D2域（AHB总线，200MHz）管理256-384KB通信缓冲区；D3域（AHB总线，200MHz）配置16-64KB低功耗SRAM。关键优化策略包括：将中断代码放入ITCM、关键数据存于DTCM、使用MPU保护内存区域、合理配置缓存策略（D1写回/D2写通/D3非缓存）、避免跨域直接访问。通过多堆管理器和DMA传输可最
sr-iov和iommu如何打开
07-12
要打开 SR-IOV（Single Root I/O Virtualization）和 IOMMU（Input-Output Memory Management Unit），你需要在计算机的 BIOS 或 UEFI 设置中进行相应的配置。以下是一般步骤： 1. 开机并进入计算机的 BIOS 或 UEFI 设置。通常在开机时按下特定的按键（如 F2、Delete、F10 等）即可进入设置界面。具体按键可能因计算机品牌和型号而异。 2. 在 BIOS 或 UEFI 设置中，找到与虚拟化相关的选项。这通常位于“Advanced”、“Advanced Features”、“Advanced Settings”或类似的选项中。 3. 找到 SR-IOV 和 IOMMU 相关的选项，并将其设置为启用（Enable）。这些选项的具体名称可能因计算机的硬件和 BIOS/UEFI 版本而异。 4. 保存设置并退出 BIOS 或 UEFI。通常可以使用快捷键（如 F10）保存设置并退出。 请注意，SR-IOV 和 IOMMU 的可用性取决于计算机的硬件支持和 BIOS/UEFI 版本。因此，如果你的计算机不支持这些特性，你可能无法在设置中找到相关选项。在启用这些特性之前，还请确保你了解它们对系统的影响，并在必要时咨询计算机制造商的支持。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值