FPGA快速入门05：明辨assign与always

---

前言

在前文中我们单独讨论了assign与always，可能有些小伙伴还是觉得有点迷糊，那我们就继续来探讨一下他们之间的区别，加深一下理解。

---

assign语句和always语句的主要区别？

正如我们之前所说assign语句属于连续赋值语句，就像是水流一样，一直是连续的，总是处于激活状态，只要操作数有变化马上进行计算和赋值。

而always语句是过程赋值语句，就像是阶梯一样的，只有在阶梯上，也就是只有当激活该过程时，才会进行计算和赋值，如果该过程没有被激活，即使操作数发生变化也不会计算和赋值。

verilog中规定他们赋值目标的数据类型有差异，assign中的赋值目标必须是wire型的，而always语句中的赋值目标必须是reg型的。

always语句块中除了可以使用表达式赋值以外，还可以使用if，case等行为描述语句，还能够描述边沿变化，因此其功能比assign语句更强大(assign语句不能使用if等语句，也不能描述边沿变化)

module DFF2 (CLK,D,Q,RST,EN)

input CLK,D,RST,EN;

output Q;

reg Q;

always @(posedge CLK or negedge RST)

begin

if (!RST)

Q<=0;

else if(EN)

Q<=D

end

endmodule

描述电路

always语句块中如果有多条赋值语句必须将其用begin end包括起来，但是assign语句中没有begin end.

module adder (a,b,cin,s,cout)

  input a,b,cin;

  output s,cout;

  reg s,cout;

  always @ (a,b,cin)    

     begin

      s=a^b^cin;

      cout=(a&b)|(a&cin)|(b&cin);

    end

endmodule

以上是一个全加器，在执行begin，end之间的程序时，是按照阻塞赋值一句一句执行的。

---

总结

以上就是今天要讲的内容，本文介绍了assign语句与always语句的区别，帮助我们明晰和理解。