verilog 从入门到看得懂

前一段实际比较忙,导致自己很长时间没有再记录文章,最近因为工作原因需要用到verilog,

同时工作也不像原来那么忙了,努力让自己把这些过程记录总结下来。

本系列会包含的内容:

verilog的介绍

verilog 的基本语法

verilog 数字系统设计教程 学习过程中问题记录和对应的代码

matlab自动生成verilog 以及matlab 和modelsim的联合仿真

一些经典问题的分析和总结

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

DKZ001

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值