white的博客

本文深入探讨了软件实现中一阶掩码技术的安全漏洞，分析了在ATMega163微控制器上存在的三种独立泄漏假设（ILA）违反效应：覆盖效应、内存残留效应和邻域泄漏效应，并通过实验验证其可利用性。为应对这些威胁，文章介绍了现有泄漏检测工具的局限性，并提出了一款基于汇编的开源检测工具ASCOLD，用于精确识别汇编级实现中的侧信道泄漏风险。基于研究发现，作者设计了‘强化’的一阶掩码RECTANGLE S盒实现，采用高效与保守两种防护策略，在显著提升一阶攻击抵抗力的同时，揭示了性能与安全之间的权衡。评估结果显示，强化方

本文探讨了固定对固定TVLA方法在提升侧信道泄漏检测效率方面的优势，通过优化明文选择显著加快了高阶泄漏的检测速度，尤其在噪声环境下仍能以更少迹线实现有效检测。同时，研究针对AVR微控制器中的设备特定效应（如毛刺、基于距离的泄漏和耦合效应）导致的独立泄漏假设失效问题，开发了自动化工具检测汇编代码中的ILA违规，并实现了首个可抵抗一阶单变量侧信道攻击的‘硬化’一阶掩码Sbox。该工作缩小了掩码理论与实际实现之间的差距，为密码系统的安全评估与防护提供了实用解决方案。

本文研究了优质测量设置与先进泄漏检测工具在密码学实现安全评估中的协同作用。通过对比不同测量配置（如AC/DC耦合、放大器与滤波器组合）在检测高阶侧信道泄漏中的表现，发现优化的模拟前端设计（如设置4）可显著降低测量复杂度。同时，采用固定与固定TVLA方法相比传统固定与随机TVLA，在高噪声环境下能更高效地检测泄漏，并改变信息量最大的统计矩。实验结果表明，结合良好的硬件测量条件与先进的统计检测方法，可大幅缩短安全评估时间，尤其适用于高阶防护实现的快速验证。

本文提出了一种针对三值物理不可克隆函数（PUF）响应的高效多值去偏方法，解决了传统去偏方法在处理有偏差响应时导致输出长度缩短和熵损失的问题。该方法将随机锁存器视为擦除位，利用汉明擦除距离结合纠错码实现去偏，并在注册与重建阶段生成稳定的二进制输出。通过模拟实验和FPGA实际部署验证，该方法在最终响应的均匀性、输出长度及认证成功率方面均优于传统方法。进一步地，基于该去偏方法构建了新型模糊提取器（FE），显著提升了效率与鲁棒性，尤其在高随机锁存器比例下优势明显。研究结果表明，该方案能有效降低对强纠错码的依赖，减少

本文研究了基于SCREAM的差分故障分析（DFA），识别出36种可利用故障并提取逆S盒上的可利用差分，深入揭示其加密安全性。同时提出一种针对三元PUF响应的多值去偏方法，结合扩展的模糊提取器结构，有效提升响应的均匀性与稳定性。实验表明该方法在去偏效果、响应长度及认证成功率上均优于传统方案，为高安全认证技术提供了新思路。

本文深入探讨了基于LS设计的SPN型分组密码在差分故障分析（DFA）下的安全性问题，详细分析了CUBE家族、S-bP结构和AES类结构三种典型密码架构的加密流程与DFA攻击方法，并比较了其差异传播特性与密钥恢复难度。文章系统总结了应对DFA的有效策略，包括OFB、CTR和CBC等安全操作模式的选择，掩码技术的实现与同步机制，以及内部冗余对策（IRC）的性能优化与实现细节。结合实际应用案例与未来发展趋势，提出了在低资源设备如物联网环境中提升密码系统抗故障能力的综合建议，为密码算法的安全实现提供了理论支持与实践

本文探讨了对基于LS设计的密码算法（如SCREAM）进行差分故障分析（DFA）的理论与实践。通过理想和随机故障模型，分析了如何利用S盒的差分特性与线性层结构实现密钥恢复。重点针对SCREAM在TAE模式下的实现，提出并验证了在FPGA上的实际电磁故障注入攻击方法，展示了仅需少量故障即可大幅缩减密钥候选空间的有效性，揭示了理论分析与实际攻击间的差异，为轻量级密码算法的安全性评估提供了重要参考。

本文介绍了一种低成本局部半侵入式光学故障注入攻击方法，并详细探讨了其在Speck和LS-Designs等轻量级分组密码上的应用。通过高精度光注入实现指令跳过和差分故障攻击，成功恢复密钥信息。研究覆盖AVR与STM32微控制器，展示了从芯片扫描到密钥提取的完整流程。同时，扩展DFA至CUBE、S-bP和AES类结构，分析故障模型、传播机制及密钥恢复原理，并以SCREAM为例验证实际可行性。最后讨论冗余、纠错码和随机化等防御对策，为物联网设备的密码实现安全性评估提供重要参考。

本文研究并实践了一种低成本的局部半侵入式光故障注入攻击方法，重点探讨了光学和电磁（EM）两种半侵入式攻击技术的原理与实现。通过构建基于闪光灯、单透镜显微镜和电动X-Y工作台的简易光学故障注入系统，对ATmega328P和STM32F030F4P6两款微控制器进行了全局与局部攻击测试。实验结果表明，不同架构和工艺的芯片对光注入攻击表现出显著差异：ATmega328P在全局攻击下易发生指令跳过，而STM32F030F4P6在局部攻击下可精确触发寄存器故障。文章详细描述了设备准备、攻击设置、评估流程及故障特征分析

本文探讨了CMOS电路技术演变对物理攻击的影响，分析了智能卡与智能手机在物理访问、架构设计等方面的差异及其对安全攻击的挑战。文章重点介绍了一种低成本的局部半侵入式光学故障注入攻击方法，利用相机闪光灯、电动X-Y工作台和小球透镜构建仅需几百欧元的攻击装置，成功在现代8位和32位微控制器上诱导局部故障，并用于破解如Speck等轻量级加密算法。同时，讨论了逻辑攻击（如缓存定时攻击和RowHammer）的可行性及现有防护措施的局限性，强调了在设备复杂度提升背景下，对物理和逻辑攻击进行系统性评估的重要性。

本文探讨了科技趋势对物理攻击的影响，重点分析了CMOS技术从摩尔定律到‘超越摩尔’的演变及其在安全集成电路中的应用差异。文章指出，随着集成电路集成度提高、架构复杂化和3D堆叠技术的发展，传统物理攻击（如侧信道攻击和故障注入攻击）面临越来越多挑战，部分攻击路径变得几乎不可行。同时，新兴攻击方式如RowHammer、光侧信道和温度侧信道攻击逐渐浮现。最后，文章展望了未来安全防护需持续创新以应对不断演进的技术威胁。

本文探讨了人脑侧信道攻击在PIN码提取中的应用，比较了监督与无监督分析方法的优劣，指出无监督攻击更具挑战性且需更多轨迹数据。实验结果显示，尽管理论上可从EEG信号中提取敏感信息，但实际威胁有限，而隐私问题更为突出。同时，文章分析了芯片制造技术发展对智能卡和智能手机芯片物理攻击的影响，强调智能手机虽具物理安全优势，但面临新型软件层面网络攻击的上升威胁，并提出了技术和管理层面的应对策略。

本文研究了基于脑电图（EEG）信号的旁道攻击对人脑隐私的威胁，特别是针对PIN码的信息提取。通过邀请8位用户参与实验，结合有监督和无监督的机器学习方法，评估了在不同观察次数下攻击的有效性。研究采用感知信息（PI）、成功率和平均排名作为评估指标，结合预处理、电极选择、主成分分析（PCA）和核密度估计等技术，系统分析了EEG信号中的信息泄漏。结果表明，有监督攻击能以较高置信度部分恢复PIN码，凸显了BCI应用中的安全风险。文章最后讨论了攻击复杂度、防御挑战及未来研究方向，为脑机接口的安全与隐私保护提供了重要参考

本文提出一种将高阶侧信道泄漏转化为一阶泄漏的新方法，通过在每个采样点选取特定百分比的功率轨迹子集（如upper 20%），结合标准一阶相关性功率分析（CPA），显著降低密钥恢复所需的测量次数。基于150 nm CMOS ASIC上实现的3份额掩码PRESENT-80加密核心，实验表明该方法在仅使用5万条轨迹的情况下即可超越传统二阶CPA（需20万条）。文章详细阐述了阈值生成、不同子集选择的影响，并分析了方法的优势与局限性，提出了自适应阈值、多模型融合等未来改进方向，为密码硬件的安全评估提供了高效新途径。

本文研究了密码算法在侧信道分析（SCA）下的安全性，提出了一种将高阶泄漏转化为一阶泄漏的新方法，特别适用于硬件掩码方案中的单变量泄漏。通过分类单变量泄漏分布并采用阈值滤波，该方法在降低攻击复杂度的同时，减少了对噪声的敏感性，在模拟和实际实验中均表现出优于传统高阶攻击的效果。文章还验证了该方法在PRESENT-80硬件实现和Keymill密码设计中的应用，揭示了其安全缺陷，并探讨了阈值选择、数据量需求和硬件特性等实际应用因素。未来工作包括扩展至随机nonces场景、优化阈值算法及多变量泄漏处理。

本文深入分析了密钥流生成器Keymill的侧信道安全性，介绍其在新鲜密钥更新方案中的应用背景与结构设计。通过构建针对其非线性反馈移位寄存器（NLFSRs）的功耗模型，提出了一种基于动态功耗差异的侧信道攻击方法，并分别在模拟环境和FPGA硬件平台上验证了攻击的可行性。实验结果表明，在合理噪声控制与轨迹平均条件下，攻击者可通过约128个选定随机数的无噪声测量恢复完整密钥。研究揭示了Keymill在实际部署中面临的侧信道风险，为后续安全增强提供了重要参考。

本文研究了受限设备中从算术掩码（A）到布尔掩码（B）的高效转换方法，提出并分析了多种新算法，通过计算复杂度和模拟实验验证其在性能上的显著提升。同时，针对声称具有固有侧信道抗性的重密钥函数Keymill，本文提出了一种基于动态功耗的差分功率分析（DPA）攻击方法，并通过模拟与FPGA实验证明其有效性，揭示了Keymill的安全漏洞。研究结果对提升密码系统在资源受限环境下的安全性和效率具有重要意义。

本文提出了一种在受限设备中从算术掩码到布尔掩码的高效转换方法，基于Kogge-Stone进位超前加法器的增强变体算法，通过将主循环复杂度从O(log k)降低至O(log l)，显著提升了在低资源环境下的时间性能。新算法采用分块处理和掩码保护机制，在保证一阶安全性的同时，实现了最高达72%的性能提升，并在SPECK等轻量级密码算法中展现出良好的应用效果。

本文提出了一种基于遗传算法的S盒生成方法，旨在提升其对抗侧信道攻击的能力。通过优化适应度函数并结合Toggle变异与Order交叉操作，在4×4和5×5尺寸下生成了多个具有优良密码属性和更强抗攻击能力的新S盒。实验结果表明，新生成的S盒在相关功率分析和模板攻击下的成功率显著低于现有S盒，尤其在考虑正向与逆向攻击场景时表现出更优的综合抗性。研究还探讨了未来方向，包括对合S盒的设计、适应度函数的扩展、多种物理攻击类型的防御以及与掩码技术的结合应用。

本文提出了一种基于遗传算法构建抗旁道攻击S盒的新方法，首次以攻击成功率为优化指标，设计了4×4和5×5尺寸的S盒。所生成的S盒在抵抗非轮廓化相关功率分析（CPA）和轮廓化模板攻击（TA）方面表现出更强的弹性，同时兼顾S盒及其逆的抗攻击能力。实验结果表明，新S盒在非线性度、差分均匀性和代数次数等密码学属性上优于现有方案（如Keccak、Ascon等），并为轻量级密码系统提供了实用化的安全增强方案。研究还展示了恶意设计S盒对安全性的潜在威胁，为密码原语的设计与评估提供了新的视角。

SafeDRP 是一种在 FPGA 中实现功率均衡设计的新方法，通过电路分割、锁存器预充电和双轨结构有效减少旁道泄漏。该方案在 Kintex-7 上实现了 AES-128 加密核心，相较于传统方案如 GliFreD，在寄存器开销上显著降低（仅为改进 GliFreD 的约 1/8.9），并在安全性方面表现出色：信噪比（SNR）降低约313倍，互信息减少265倍，且在相关功率分析（CPA）和矩相关差分功率分析（MC-DPA）中大幅增加攻击所需轨迹数量。尽管存在频率受限和局部电磁泄漏的局限性，SafeDRP 展现

SafeDRP 是一种在 FPGA 中实现功耗均衡设计的新方法，通过控制查找表（LUTs）和存储元件（如触发器和锁存器）的动态行为，结合活动信号与相移机制，有效减少功耗毛刺并提升电路稳定性。该方法采用复制技术构建正负网络以平衡布线功耗，并通过扩展 ABC 工具和 Vivado 流程实现自动化设计。文章详细介绍了 SafeDRP 的概念基础、控制机制、资源限制、工具链流程及在 AES-128 加密中的应用评估，展示了其在功耗优化方面的潜力与挑战。

本文提出了一种安全增强的椭圆曲线标量乘法算法，采用传统二进制表示与标量拆分技术，在避免重新编码和虚拟操作的同时，提供M安全错误与ADPA免疫能力。此外，介绍了专为Xilinx FPGA设计的SafeDRP功耗均衡方案，通过差分编码与预充电机制有效缓解早期传播效应、毛刺和不平衡路由问题，显著降低资源开销。结合掩码方案可进一步提升实际安全性，为密码系统在硬件层面的安全部署提供了高效可靠的解决方案。

本文深入探讨了增强椭圆曲线标量乘法安全性的原理、算法与实现策略。针对侧信道攻击和故障攻击等威胁，提出了满足操作流程独立、避免虚拟操作、不使用无穷远点等安全需求的算法设计原则。详细介绍了算法5、7、8、9等多种安全标量乘法算法，涵盖无预计算、固定基点、双标量运算及任意基点场景，并通过对比分析展示了各算法在性能与安全性上的优势。文章还讨论了实际应用中的资源限制、安全需求与兼容性问题，展望了未来在安全性提升、性能优化及与其他技术融合的发展方向，为ECC在嵌入式系统和高安全场景中的可靠部署提供了系统性解决方案。

本文探讨了当前椭圆曲线标量乘法算法在实际应用中面临的安全问题，包括最高有效位泄露、局部虚拟操作、未使用的内存值、无穷远点使用以及不必要的标量操作等。这些问题可能导致侧信道分析和安全错误攻击，严重威胁加密系统的安全性。文章分析了各类攻击的原理与影响，并提出了相应的防护措施，如避免强制设置标量位、减少虚拟操作、合理管理内存值、避免使用中性元素以及安全实现标量转换。最后总结了实现安全高效标量乘法的指导建议，强调在算法设计中应综合防御多种物理攻击，以提升椭圆曲线密码系统的整体安全性。

本文提出了一种高效且抗差分功耗分析（DPA）的AES硬件架构，基于一阶阈值实现（TI）设计了紧凑的S盒电路，并结合塔域算术与寄存器重定时技术优化整体架构。该设计在TSMC 65nm工艺下综合，实现了最小面积和较低延迟，相较于传统方法面积-延迟积降低11%-21%，并显著减少能量消耗。通过FPGA上的TVLA实验验证，该架构在50万条功率轨迹下对一阶DPA具有抗性，但存在二阶泄漏。未来可扩展至高阶TI并优化共享方案以提升安全性与效率。

本文研究了基于多元局部电磁攻击对泄漏弹性伪随机函数（PRFs）的安全性剖析，并提出了一种基于阈值实现（TI）的高效抗差分功耗分析（DPA）AES硬件架构。通过实验发现，在45nm FPGA实现中，当前最小数据复杂度为2的泄漏弹性构造在局部电磁攻击下安全级别不足，密钥排名下限分别为220（无约束放置）和248（密集放置），无法提供有效防护。同时，本文设计的TI-based AES架构采用字节串行结构、寄存器重定时与塔域算术技术，显著降低延迟11-21%，并经TVLA验证具备一阶DPA抵抗力。该架构可使用标准工

本文针对基于AES的抗泄漏伪随机函数（PRF）在FPGA上的实现，开展多变量局部电磁攻击的实证安全评估。研究聚焦于Goldreich树结构PRF，结合并行S盒与低数据复杂度的防护机制，通过高精度电磁探针测量，系统分析无约束与密集放置两种硬件设计在不同数据复杂度（m1和m4）下的抗攻击能力。实验结果表明，即使在最优防护条件下（m1、S盒紧密布局），攻击仍可将密钥猜测熵降至2^48，无法满足安全需求；而随着数据复杂度增加，攻击效率显著提升，甚至可实现直接密钥恢复。研究表明，现有抗泄漏构造难以抵御多变量局部电磁攻

本文研究了双轨差分静态锁存逻辑（DDSLL）与传统CMOS在对抗侧信道攻击方面的安全与性能权衡随技术及电源电压缩放的演变趋势。基于65 nm体硅和28 nm FDSOI技术的S盒仿真结果表明，随着工艺尺寸缩小，DDSLL相对于CMOS的安全优势逐渐消失，其功耗与信号降低速度不及CMOS。相比之下，CMOS在能量消耗和侧信道泄漏（如PCA信号）方面展现出更积极的缩放趋势。研究指出，在先进工艺下，利用电路固有噪声降低信噪比可能比依赖双轨逻辑更为有效，并建议未来聚焦于优化CMOS设计或探索双轨逻辑在掩码等物理安全

本文研究了双轨逻辑风格（如DDSLL）在技术缩放下对抗侧信道攻击的效能趋势，以65纳米和28纳米工艺下的CMOS与DDSLL实现的AES S盒为案例。研究表明，随着工艺进步，DDSLL因内部电容不平衡加剧导致其安全性优势减弱，而CMOS在能量效率和侧信道信号抑制方面表现更优。技术与电源电压缩放为CMOS带来能量增益和信号泄漏降低，使有噪声的CMOS实现成为未来掩码等软件防护技术有效应用的有利基础。文章指出，依赖双轨逻辑降低信号并非长期最优策略，硬件固有噪声的设计可能更具前景。

本文探讨了在FPGA上实现掩码方案时，物理层耦合效应对安全性的影响，重点分析了串扰和IR压降如何导致模型外泄漏。通过在Xilinx Virtex-II Pro FPGA上对KATAN-32算法的一阶阈值实现进行实验，比较了‘Keep Hierarchy’约束启用与禁用情况下的泄漏行为。结果表明，当份额因布局紧密而发生耦合时，即使理论上安全的掩码方案也可能泄露信息；而合理使用设计约束可有效缓解此类问题。研究强调了在实际硬件实现中考虑物理层安全的重要性，尤其是在先进工艺节点下耦合效应更显著的情况下。

本文介绍了COSADE 2017密码学研讨会的组织概况、会议内容及论文评审情况，并重点探讨了掩码实现的安全性问题。研究聚焦于耦合引起的非独立泄漏对掩码方案的影响，选择轻量级分组密码KATAN-32和阈值实现（TI）作为研究对象，采用测试向量泄漏评估（TVLA）方法在FPGA平台上进行实验。结果表明，串扰和IR降等耦合效应会破坏掩码份额间的独立性假设，导致可利用的泄漏，降低掩码安全性。研究验证了TVLA的有效性，并提出了优化布局与新掩码方案的未来方向，为嵌入式密码系统的物理安全设计提供了重要参考。