Verilog笔记（自己不懂系列）

最新推荐文章于 2025-07-30 16:22:50 发布

卅木

最新推荐文章于 2025-07-30 16:22:50 发布

阅读量182

点赞数

CC 4.0 BY-SA版权

文章标签： fpga开发

本文链接：https://blog.youkuaiyun.com/weixin_54623218/article/details/129368849

博客提及在generate for...endgenerate的使用情况，表明在该结构下某些情况是可行的，与信息技术相关，可能涉及硬件描述语言编程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

但在generate for......endgenerate可以。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

卅木

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

【Verilog基础】学习笔记和思路整理

m0_62972188的博客

06-08

1698

本文主要根据博主的入职整个Verilog学习过程提供一些整体学习思路，从基础到后续设计等，由浅入深整合一些相关的内容，因此涉及很多细节和拓展的内容也需要自己花时间再深入学习。

Verilog学习笔记基本语法篇-运算符

abcdef123456gg的博客

10-28

948

Verilog HDL的语言的运算符的范围很广，按照其功能大概可以分为以下几类: (1)算术运算符+，-，*，/，% (2)赋值运算符=，<= (3)关系运算符> ,<,>=,<= (4)逻辑运算符...

参与评论您还未登录，请先登录后发表或查看评论

【chips】个人笔记系列-SystemVerilog

Hide_in_Code

08-22

1524

个人整理的Systemverilog笔记。

萌新的SystemVerilog学习笔记

qq_64185049的博客

01-08

1460

萌新的SystemVerilog学习笔记，包含SV绝大部分关键词及其用途，适合有一定基础的萌新快速回忆用法

Verilog笔记（二）程序框架

weixin_51944426的博客

08-30

757

来自正点原子的学习笔记我在学习的过程中会尽量把它和C语言进行比较，毕竟有较大的相似之处 Verilog程序框架1 Verilog注释2 Verilog关键字3 Verilog程序框架3.1 基本内容介绍3.2 模块讲解3.3 主要部分的表达三级目录正文开始 1 Verilog注释同C语言，有两种注释方式方式一：以//开头，注释到本行结束 code balabala // 这里写注释！方式二：以/* 开头，以*/ 结尾，中间都是注释语句 code bal

Verilog笔记（一）基础语法

weixin_51944426的博客

08-29

1467

来自正点原子的学习笔记我在学习的过程中会尽量把它和C语言进行比较，毕竟有较大的相似之处 Verilog基础语法笔记1 基础知识1.1 逻辑值1.2数字进制格式1.3标识符标识符推荐写法2 数据类型2.1 寄存器类型2.1.1 定义寄存器2.1.2 注意2.2 线网类型2.2.1 介绍2.2.2 驱动线网数据类型的元件2.2.3 wire类型变量定义2.3 参数类型2.3.1介绍及定义2.3.23 运算符正文开始 1 基础知识 1.1 逻辑值（数电知识） 1.2数字进制格式前面的 4 ’ 代

基于ZYNQ-7000系列的FPGA学习笔记1——初识FPGA

weixin_67907028的博客

11-26

1019

基于正点原子领航者系列的FPGA开发笔记，包括FPGA简介、由来、基本结构、优势和缺陷，以及FPGA、CPU、DSP之间的差异对比

Verilog HDL程序笔记3

weixin_43393800的博客

11-14

841

Verilog HDL程序笔记3 Verilog HDL程序笔记1：写出属于你的第一个Verilog HDL模块 Verilog HDL程序笔记2：Testbench模块的使用文章目录Verilog HDL程序笔记3前言一、电路逻辑描述法二、结构化描述法三、复杂电路小练习总结前言前两章我们学会了搭建模块和测试模块。这一章我们来学习一下Verilog描述电路的另外一些方法。并且还会讲述一个更加复杂的电路的仿真例子。一、电路逻辑描述法这个方法是我自己命名的。本质上来说，这种方法就像我们真的在制

小姜的Verilog PLI Handbook学习笔记

Cloudriver_的博客

04-03

1073

在routines之间分享数据；仿真行为发生；特定的仿真时间；逻辑值发生变化；程序执行语句。

自己整理的:学习verilog DHL问题笔记——Quartus常见错误

diantiaocao1146的博客

12-15

9082

我初学verilog语言，很多细节都没注意，按着自己的思想就写了，编译的时候才发现各种问题。这些都是我在学习中遇到的问题，还是很常见的。 1.Error (10028): Can't resolve multiple constant drivers for net …… 解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看资料会看到，但是编程时，就是没想...

FPGA学习笔记（二）Verilog语法初步学习(语法篇1)

贾saisai的博客

09-23

1765

在FPGA设计里面，我们有多种设计方式，如原理图设计方式、编写描述语言〈代码〉等方式。一开始很多工程师对原理图设计方式很钟爱，这种输入方式能够很直观的看到电路结构并快速理解，但是随着电路设计规模的不断增加，逻辑电路设计也越来越复杂，这种设计方式已经越来越不满足实际的项目需求了.这个时候Verilog 语言就取而代之了,目前Verilog已经在FPGA开发/IC设计领域占据绝对的领导地位。

HDLBits-Verilog实践笔记[5] 组合逻辑电路2

weixin_46151516的博客

03-13

1319

Verilog在线实践

3-基于FZ3B的Vitis AI DPU加速平台搭建

会点灯的大力水手的博客

07-27

770

本文介绍了Xilinx DPU的两种部署技术路线，分别针对硬件开发和软件开发工程师的需求。详细说明了Vitis AI环境搭建的系统要求，推荐使用Xilinx 2021.2工具链和Ubuntu 18.04/20.04系统。重点阐述了硬件开发者的部署流程，包括Vivado最小系统构建所需的接口配置和Petalinux工程构建。最后列举了安装过程中可能遇到的问题及解决方案，如依赖库缺失、综合失败和运行错误等。文章旨在为开发者提供清晰的DPU部署指南，提升开发效率。

CH347使用笔记：CH347作为FPGA下载器的几种方式

最新发布

qq_43010294的博客

07-30

432

CH347是一款高速USB转接芯片，支持异步串口、I2C、SPI、JTAG等多种接口。文章介绍了使用CH347下载FPGA程序的三种方法

FPGA实现CameraLink视频解码转SRIO与DSP交互，FPGA+DSP多核异构图像处理架构，提供2套工程源码和技术支持

qq_41667729的博客

07-30

812

FPGA实现CameraLink视频解码转SRIO与DSP交互，FPGA+DSP多核异构图像处理架构，提供2套工程源码和技术支持

给 Zynq FPGA 插上树莓派摄像头的翅膀

OpenFPGA的博客

07-28

452

验证了 ENABLE 信号可以与 Zybo-Z7 的 3.3V 信号配合使用。在FPGA做图像处理时，选择一款便宜、好用的摄像头很难，主要是这个圈子太小了，配件没办法通过销量将成本均摊下来，今天就介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。MIPI 信号解析：在 Zynq 的 PL（可编程逻辑）部分编写 Verilog 代码，实现 MIPI - CSI - 2 协议的解析。成本优势：相比专用的 FPGA 摄像头模块（动辄数百元），树莓派摄像头仅需几十元，大幅降低了开发门槛。

FPGA(或者数字电路)中组合逻辑和时序逻辑是怎么划分的

dong6016的博客

07-30

156

在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路。LUT查找表就是组合逻辑电路，无时钟信号参与。加法器，逻辑门，多路选择器，译码器。输出依赖于当前输入，还依赖于过去。触发器，寄存器，计数器，状态机。

labview控制软件开发

unicrom的博客

07-30

853

LabVIEW在控制软件开发中具有显著优势，其图形化编程和丰富硬件支持极大提升开发效率。核心优势包括直观的G语言编程、强大的硬件集成（支持DAQ、工业总线、FPGA等）、丰富的算法库及灵活部署能力。开发流程涵盖需求分析、硬件选型、软件架构设计、控制算法实现、人机界面开发及测试部署。关键注意事项包括确保实时性、规范错误处理、优化性能、提高代码可读性及保障系统安全性。NI的硬件平台（如cRIO、PXI）与LabVIEW结合可构建高性能控制系统。遵循模块化设计、状态机模式等最佳实践是开发成功的关键。

【PZ7020-StarLite 入门级开发板】——FPGA 开发的理想起点，入门与工业场景的双重优选

hongying321的博客

07-30

303

PZ7020-StarLite开发板是璞致电子专为FPGA/嵌入式初学者设计的入门级开发工具。采用Xilinx ZYNQ XC7Z020主控，配备双核ARM Cortex-A9和85K逻辑单元，支持512MB DDR3内存。开发板集成了双千兆网口、HDMI、USB等接口，提供2个40P扩展口便于功能扩展。特色包括支持PYNQ框架简化FPGA开发，提供递进式学习资源，以及配套AD/DA、双目摄像头等多种应用方案。90x60mm紧凑设计，开箱即用，适合零基础工程师从基础实验到系统开发的平滑过渡。

野火verilog笔记

03-28

### 关于野火 Verilog 学习笔记与 FPGA 教程 #### 什么是 Verilog？ Verilog 是一种硬件描述语言 (HDL)，用于设计和验证数字电路。它广泛应用于 FPGA 和 ASIC 的开发过程中，能够通过高级抽象来定义复杂的数字逻辑行为。 --- #### WildFire FPGA 系列教程中的 Verilog 学习要点以下是基于提供的参考资料整理的关键知识点： 1. **组合逻辑的设计** - 组合逻辑的核心概念可以通过多路选择器和译码器实现[^1]。 - 在实际应用中，三八译码器是一个典型的例子，展示了如何利用组合逻辑完成特定功能。 2. **层次化设计的重要性** - 层次化设计是一种有效的模块划分方法，在复杂项目中尤为重要[^2]。 - 主模块通常由 `wire` 类型变量组成，因为它们可以立即响应外部变化。 - 如果子模块需要实时感知输入信号的变化，则其内部连接也应采用 `wire` 类型。 3. **Wire 与 Reg 的区别** - 在 Verilog 中，`wire` 和 `reg` 是两种基本的数据类型，具有不同的用途[^3]。 - 所有在 `always` 或 `initial` 块中被赋值的变量都必须声明为 `reg` 类型。 - 使用 `assign` 语句进行连续赋值时，目标变量必须是 `wire` 类型。 4. **Gitee 资源推荐** - 提供了一个公开的 Gitee 仓库链接，其中包含了丰富的 FPGA 实战案例以及 Verilog 编写指南。 - 地址如下： ```plaintext https://gitee.com/Shaoyang1202/FPGA_Verilog ``` 5. **实践建议** - 对初学者而言，理解并掌握简单的组合逻辑（如加法器、比较器）是非常重要的起点。 - 推荐观看 B 站上的《WildFire FPGA》系列视频课程，尤其是第九讲涉及的内容有助于深入理解层次化设计理念。 --- #### 示例代码：简单组合逻辑实现以下展示了一段使用 Verilog 描述的二选一多路选择器代码片段： ```verilog module mux_2to1 ( input wire sel, // 控制信号 input wire a, // 输入A input wire b, // 输入B output reg out // 输出端口 ); always @(*) begin if (sel == 1'b1) begin out = b; // 当sel=1时，选择b作为输出 end else begin out = a; // 否则选择a作为输出 end end endmodule ``` 上述代码说明了如何在一个 `always` 块中操作 `reg` 变量，并结合条件判断实现逻辑切换。 --- ###