Verilog按键消抖

原创 已于 2023-07-26 15:29:58 修改
· 475 阅读 · 1 ·
版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2023-07-10 09:21:39 首次发布
该代码段描述了一个使用Verilog编写的按键检测模块，当检测到按键从高电平变为低电平时，一个20ms的计数器开始计数。如果计数达到预设的最大值（999999），则会触发一个标志信号，表示按键已被按压。在按键恢复高电平时，计数器清零。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

当检测到按键为低电平时 cnt_20ms 计数器开始计数，当检测到按键为高电平时 cnt_20ms 计数器清零，计数到最大值保持，计数到最大值减一时拉高一个标志信号，表明按键被按下。
          
reg [31:0] cnt_20ms_1;



always @(posedge clk or negedge rst_n) begin

    if (rst_n == 1'b0) begin

        cnt_20ms_1 <= 32'd0;

    end

    else if ( key1 == 1'b1 ) begin

        cnt_20ms_1 <= 32'd0;

    end

    else if ( key1 == 1'b0 ) begin

        if ( cnt_20ms_1 == 32'd999_999 ) begin

            cnt_20ms_1 <= cnt_20ms_1;

    end

    else begin

        cnt_20ms_1 <= cnt_20ms_1 + 32'd1;

    end

end



always @(posedge clk or negedge rst_n) begin

    if (rst_n == 1'b0) begin

        key1_press <= 1'b0;

    end

    else if (cnt_20ms_1 == 32'd999_998) begin

        key1_press <= 1'b1;

    end

    else begin

        key1_press <= 1'b0;

    end

end

verilog 按键消抖（下板已测）
baidu_34971492的博客
12-17 677
verilog 按键消抖： //Button debounce 按键消抖 `timescale 1ns / 1ps `define TIMEBNT 1_999_999 module Button_debounce( input clock, //100MHz input reset, input BNT, output reg bnt_valid //1 clock ); localparam IDLE = 2'b00,
用verilog编写按键消抖代码
YGL111的博客
10-11 2937
本verilog代码在按键按下和松开情况下均能消抖
verilog按键消抖
07-06
verilog按键消抖代码，已完成封装，可以直接调用。支持动态设置上升沿和下降沿触发，可以通过一个bit来设置具体工作方式，仿真和实际测试均可正常使用。
verilog按键消抖经典
08-16
verilog按键消抖经典程序，采用的边缘检测消抖，边缘检测按键。。
Verilog语言的按键消抖模块
11-07
基于Verilog语言的按键消抖模块，比传统的延时消抖更为精细，无论是长按，还是只按一下都可以检测，对于低频时钟接入也支持
Verilog实现按键消抖功能代码及其仿真
cabinGGG的博客
05-08 2443
按键消抖的原理就是通过延时来消除按键按下前几十毫秒的抖动。本文用Verilog代码实现按键消抖的功能，并对代码进行测试仿真。
按键消抖VERILOG
bbbman7的博客
03-11 943
module top_module( input clk, input reset, input [3:0] key_in, //按键输入 output [3:0] key_signal, //按键扫描 output [7:0] led ); wire key;//4个按键输入相与来判断是否有按键被按下 assign key=&key_in; reg [3:0] key_value;//存入按键判断值，判断按下还是释放 w...
anjianxiaodou.rar_verilog按键程序_vhdl的按键消抖_按键消抖_按键消抖verilog_消抖
09-19
在这个名为“anjianxiaodou.rar”的压缩包中，我们关注的是一个使用Verilog实现的按键消抖程序。消抖是嵌入式系统设计中的一个重要概念，特别是在处理物理按键输入时，因为按键在被按下和释放时可能会产生机械抖动，...
verilog 按键消抖
09-15
verilog代码晶振波形一般是正弦波或者方波，当输出波形是方波时，一般上升沿比较抖，且包含了较多的高频信号，这个时候就要保证测试的带宽足够，理论值是带宽是被测信号频率的2倍，实际测试方波时带宽应该是被测信号...
实战训练2 基于verilog按键消抖设计.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
08-09
本次实战训练2的主题是“基于Verilog的按键消抖设计”，这涉及到数字电路设计中的一个重要概念——信号处理。下面我们将深入探讨这个主题。 按键消抖是指在微控制器或FPGA系统中，处理物理按键输入时，由于机械结构...
Verilog功能模块 —— 按键消抖
热门推荐
徐大康的博客
12-21 1万+
SystemVerilog编写的按键消抖模块, 能实现自动检测按键是否按下的功能, 不用关心初始电平。
按键消抖verilog
05-05
按键消抖 verilog
Verilog设计-按键消抖
liuchj的博客
09-22 1559
在FPGA中，经常利用按键开关去复位或者控制小灯等功能。由于通常所使用的开关为机械弹性开关，当按下或松开按键时，由于弹片的物理特性，不能立即闭合或断开，往往会在断开或闭合的短时间内产生机械抖动，抖动有可能会引起电路的误判，因此需要对按键进行消抖。按键去抖的思路是检测到按下（弹起）时延时 一段时间（20ms），再检测，如果状态仍为按下（弹起），则确认是按下（弹起）的；如果状态为弹起（按下）的，则确认是干扰，无按键按下（弹起）。
verilog-实现按键消抖模块
Anzg256的博客
04-12 4899
轻触按键：相当于是一种电子开关，按下时开关接通，松开时开关断开，实现原理是通过轻触按键内部的金属弹片受力弹动来实现接通和断开。本篇随笔为学习记录所用，如有错误，请各位指正批评。高电平有效的Verilog实现。高电平有效的TESTBENCH。低电平有效的Verilog实现。低电平有效的TESTBENCH。##（1）高电平有效的情况。##（2）低电平有效的情况。#3.Verilog代码。#2.实现方案-状态机。
Verilog-按键消抖
2301_76563419的博客
12-05 1679
学习记录#
Verilog中的按键消抖
Rayone_的博客
05-21 1万+
Verilog 按键消抖模块 module key_filter(Clk,Rst_n,key_in,key_flag,key_state); input Clk; input Rst_n; input key_in; output reg key_flag; output reg key_state; localparam //定义四个状态 IDLE = 4'b0...
FPGA Verilog按键消抖
这是一个博客
12-15 7138
硬件： 锆石A4开发板，Altera EP4CE10F17C8 语言： Verilog HDL 原理 :  机械式按键大概有20ms的抖动，所以检测到按键变化后等20ms再判断一次，如果键值相同才视为有效； 源码： module key_debounced(keyVal,key,clock,r
verilog功能模块——按键消抖
m0_70935984的博客
05-22 4510
按键一般是机械弹性开关，由于机械触点的弹性作用，机械触点断开、闭合时会伴随着一连串的抖动，这个抖动会使得按键输出的高低电平连续变化，而这并不是真正的按下按键，如果直接作为开关控制后续电路，就会造成电路的不稳定，因此，需要采用按键消抖。
verilog 按键消抖程序
最新发布
12-27
Verilog 是一种硬件描述语言 (HDL)，常用于数字电路设计。按键消抖 (debouncing) 程序在电子工程中是常见的，因为手动操作的按键信号可能会有短暂的抖动，这可能导致误触发。为了可靠地检测按键状态，我们需要对输入信号进行处理，去除这些抖动。 在 Verilog 中编写按键消抖程序的基本步骤通常包括以下几个部分： 1. 定义触发器 (register)：创建一个寄存器来存储按键输入值，并延时其变化，这样可以过滤掉瞬时的快速切换。 ```verilog reg [7:0] button_input; ``` 2. 消抖逻辑：设置一个时间窗口 (time constant) 和计数器 (counter)。当连续多次收到相同的按键输入，且这个状态持续超过预设的时间窗口，才认为按键被按下。 ```verilog integer debounce_time = 5; // 例如5次持续相同的按键输入被视为有效 always @(posedge clk or posedge reset) begin if (~reset) button_input <= 0; else if (button_input == prev_button_input) // 比较当前值与前一周期的值 counter <= counter + 1; else counter <= 0; // 当按键输入改变，清零计数器 if (counter == debounce_time) // 如果计数值达到设定的消抖时间 key_pressed = button_input; // 设置按键已被按下 else key_pressed <= 'Z'; // 未按下时保持默认值 end ``` 这里的 `clk` 是系统时钟信号，`prev_button_input` 存储上一时刻的按键输入，`key_pressed` 是最终的按键状态输出。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值