- 博客(29)
- 收藏
- 关注
RSS订阅原创 USB2.0 学习（1）字段和包
USB包的构成是一个逐层的过程，首先这些串行数据按照特定的规则构成字段，字段是构成包的基本单元，字段按照一定的顺序可以组成包，进而多个包可以组成事务，最终多个事务组成一个传输。代表一个完整的数据传输。图1-1 USB传输结构。
2025-03-09 20:47:29
618
原创 USB2.0学习（2）事务与传输
导言：USB传输是在USB总线上进行数据交换的基本过程。这涉及将数据从主机到设备或者从一个USB设备到另一个USB设备。USB传输包括以下四种：批量传输，中断传输，同步传输，控制传输。
2025-03-03 23:12:46
832
原创 数字IC验证 VCS编译SV/UVM遇到的错误总结
在写task driver_one_pkt时候driver少写了r然后报错。在super.new(name,parent);我把name写成new报错。可以先typedef class XXX。
2024-05-28 09:56:54
762
原创 verilog $test$plusargs和$value$plusargs
我们在进行verilog仿真时，经常喜欢采用宏定义，来做条件判断，但是通过宏定义做条件判断的这种方法，存在很大的弊端，就是条件改变的时候，需要重新编译，这样会导致，在项目后期进行回归测试和后仿的时候，很多时间都浪费在重复编译上面，效率非常低下。
2024-05-12 10:55:51
881
原创 UART协议及其verilog实现（1）
UART全称是通用异步收发传输器（Universal Asynchronous Receiver/Transmitter），它是一种异步收发传输器，是设备之间进行异步通信的关键模块。UART负责处理数据总线和串行口之间的串/并、并/串转换，并规定了帧格式，通信双方只要采用相同的帧格式和波特率，就能在未共享时钟信号的情况下，仅用两根信号线（rx和tx）就可以完成通信过程，因此也称作异步串行通信。
2024-04-29 09:17:54
482
原创 vivado-DDS信号发生器
打开IP catalog搜索DDS，选择DDS ip核打开如图1所示。图1configuration options有3种模式如下：Phase Generator and SIN/COS LUT (DDS)：相位和sin和cos的数据都是IP核自己产生Phase Generator only：只要相位输出SIN/COS LUT only模式：只需要sin/cos模块输出，但此模式需要外部不断的输入累加的相位system clock：系统的时钟频率number of channels：通道数。
2024-04-11 11:12:35
1655
原创 模拟集成电路版图-virtuoso快捷键
Ctrl+N，Shift+N，N：控制走向。Ctrl+N：先横后竖。Shift+N：直角正交。Ctrl+F：显示上层等级Hierarchy。F:满工作区显示，显示画的所有的图形。Shift+F：显示所有等级。Shift+K：清除所有标尺。Shift+Z：视图缩小2倍。Shift+P：多边形工具。Ctrl+Z：视图放大2倍。Shift+M:合并工具。Shift+O：旋转工具。Ctrl+D：取消全选。K：标尺工具，测量距离。Ctrl+P：插入引脚。Shift+R：重定形。Shift+C：裁剪。
2023-12-15 21:35:35
4476
原创 数字IC设计-LFSR （1）
LFSR（线性反馈位移寄存器），用于产生可重复的伪随机序列，该电路由n级触发器和一些异或门组成，新的输入值会被反馈到LFSR内部的各个触发器，输入端下一周期的值来源于最后一个触发器的输出端和LFSR其他各级的输出端进行XOR得到。如图1所示。图1 LFSRLFSR的初始值称为伪随机序列的种子，LFSR的值由最后一个触发器的输出组成，并且是一个周期性重复的伪随机序列。n个触发器构成的LFSR电路可以产生一个周期位2^n-1的序列。如图2所示。主要有两类电路：斐波那契LFSR与伽罗瓦LFSR。
2023-10-25 08:22:30
514
1
原创 Verilog 38译码器
38译码器：输入的3位二进制代码共有8种状态，译码器将每个输入代码翻译成对应的一根输出线上的高低电平信号。38译码器的框图如图1所示，真值表如图2所示。图1 38译码器框图图2 38译码器真值表。
2023-10-21 09:12:35
1776
1
原创 Verilog D触发器
D触发器有数据、时钟和RST输入端以及Q和！Q两个输出端。在每一个时钟的上升沿，输出Q将与输入的D锁存，直到下一个时钟上升沿到来才继续锁存当前的D端数值！Q与Q的输出结果 相反。图1给出了D触发器的符号，图二给出了D触发器的电路，图三给出了D触发器的输入/输出时序。图一 D触发器符号图二 D触发器电路图三 D触发器的时序图。
2023-10-15 10:31:46
3322
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人