AXI-Stream Data FIFO接口学习

已于 2022-07-18 10:00:37 修改
阅读量8.3k 收藏 86
点赞数 8
分类专栏： FPGA连载 文章标签： fpga
于 2022-07-15 20:16:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43649647/article/details/125810772
版权
AXI-StreamDataFIFO接口是一种基于AXI-stream协议的FIFO，其写端为从接口，读端为主接口。与普通FIFO相比，它通过TLAST、TKEEP信号指示数据段和字节有效性。写入数据时，TVALID上升沿触发，TKEEP全1表示数据有效。读取时，TVALID高电平表示数据可用，TKEEP由0变为1表示字节有效。读写操作完成后，TVALID和TREADY信号变化指示FIFO状态。增加的信号让AXI-StreamDataFIFO能更灵活地处理数据流。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1.接口描述

AXI-Stream Data FIFO接口与普通的FIFO方案基本差不多，只是写数据端为AXI-stream从接口，读书节端为AXI-stream主接口。

2.与普通FIFO的差异

相同点：二者都是先入先出，写入多少，读出多少。
不同点：AXI-Stream Data FIFO可以通过TLAST 信号指示数据节点，同时还可以通过TKEEP和TSTRB信号指示读写数据各个字节的性质和有效性。
AXI-Stream Data FIFO的读写端口最少需要TDATA ,TVALID,TREADY 这三个信号，可选择的添加TKEEP,TLAST,TSTRB信号，本文选择了TKEEP,TLAST信号。单次传输字节数为4byte。

3.写接口信号分析

  1. 接口初始化状态
portValue
TVALID1’b0
TKEEP4’b0000
TLAST1’b0
TDATA无关
TREADY1’b0
  1. 开始写入数据
    在这里插入图片描述
    如上图，外部的TVALID信号拉高，FIFO接收到该信号之后将 TREADY 信号拉高，同时TKEEP 信号各bit全部为1，表示各字节有效，完成握手，开始将数据写入FIFO中。其中还有TLAST 信号，该信号是用来区分数据段的，每段数据流的最后一个数据需要拉高，不限制数据流的长度，可以是一个数据，也可以是多个数据。
  2. 停止写入数据
    外部的TVALID信号拉低即可实现。
  3. 写满判定
    TREADY 信号拉低。

4.读端口信号分析

  1. FIFO为空时

读端口信号如下

portValue
TVALID1’b0
TKEEP4’b0000
TLAST1’b0
TDATA无关
TREADY1’b0

其中TKEEP的所有位为0表示通过AXI-stream接口读出的所有字节数据无效。
在这里插入图片描述

FIFO不为空时

portValue
TVALID1’b1 -> 1’b1
TKEEP4’b0000 -> 4’b1111
TLAST1’b0
TDATA读指针指向的FIFO数据
TREADY1’b0

其中TKEEP的所有位由0变为1表示通过AXI-stream接口读出的所有字节数据有效。
TVALID信号拉高，表示外部电路可以通过AXI-stream接口从FIFO中读出数据了。
在这里插入图片描述

读FIFO数据

portValue
TVALID1’b1 -> 1’b0
TKEEP4’b1111
TLAST1’b0
TDATA读指针指向的FIFO数据
TREADY1’b0 -> 1’b1

5.一次完整的读写操作

在这里插入图片描述

  1. 写操作描述：
    首先将TVALID信号拉高，然后握手成功，写入5个数据，写入两次。第一次写入时，TKEEP=1，也就是只有第一个字节数据有效，第二次是所有字节有效。
  2. 读操作描述：
    可以发现，在写入第个数据之后，读端口的TKEEP信号就变成了第一个数据对应的TKEEP信号，同时TVALID信号拉高。
    在要读数据时，首先将TREADY信号拉高，然后握手成功，连续读出数据，在读出第5个数据的时候，TLAST信号拉高，也就是将第一次写入的数据全部读出来了，然后继续读出数据，到第10个数据时，TLAST信号再次拉高，同时读端口的TVALID信号变低了，也就是FIFO为空了。

总结：如果仅仅只有TDATA ,TVALID,TREADY 这三个信号，那么AXI-Stream Data FIFO与普通的FIFO完全一样。如果增加了TKEEP,TLAST,TSTRB这三个信号，这些信号可以理解成单独写入了一个并行的FIFO中，写入的是什么样，读出的也是什么样。

ZYNQ FPGA AXI Stream Data FIFO IP核——高效数据交换解决方案
ByteProwl的博客
08-07 678
而AXI（Advanced eXtensible Interface）总线作为一种先进的内部总线协议，被广泛应用于FPGA设计中，实现不同模块之间的数据交换。本文将介绍一种基于ZYNQ平台上的AXI Stream Data FIFO IP核，它提供了一种高效且灵活的数据缓存解决方案。以上是关于ZYNQ FPGA上的AXI Stream Data FIFO IP核的介绍和应用示例。希望本文对您有所帮助，同时也期待在未来的数字系统设计中能够看到更多高效的数据交换解决方案的出现。
详解AXI4-Stream接口（3）--AXI4 STREAM DATA FIFO IP的使用
孤独的单刀
11-23 1万+
通过本文您会学到：1、了解XILINX IP核----AXI4 STREAM DATA FIFO；2、学习如何对IP核做仿真。
ZYNQ学习--AXI4-Stream data FIFO && FIFO的ADDA实验
伊丽莎白的学习之路
02-01 7981
FIFO存储器 是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。
axi stream流接口的模块 最简单的模块写法
最新发布
diandianxing928的博客
03-07 159
比如上图，要写一个 axi stream流接口的模块，实现功能：对输入的24bit数据，截取灰度图Y分量，加入128阈值判断，将大于阈值输出255，小于阈值输出0（用于实现对YCbCr阈值判断，输出用于显示器显示的24bit图像）输入 输出端口和上图一致，在内部要完成valid 和 ready信号握手判断。
AXI STREAM外设+AXI STRAM DATA FIFO+AXI DMA总线时序观察
w0827073X的博客
12-23 2638
搭建了AXI STREAM外设+AXI STRAM DATA FIFO+AXI DMA的测试环境，用ILA抓取各个环节的信号，直观感受AXI-STREAM外设开始传输和AXI DMA完成传输两个关键节点PS与PL的交互。
AXI-Stream Data FIFO仿真调试
LeeConstantine的博客
06-19 890
检查了一遍，然后经过测试发现，读数据端的时钟无效，然后造成s_axis_tready没有拉起来，把读数据的时钟换成正常时钟后，s_axis_tready也变正常了。如图所示，一开始s_axis_tready是正常的，但是之后开始写入数据时，s_axis_tready没拉起来。
AXI-stream Data FIFO
Y__Yshans的博客
12-15 4607
摘要： 仅仅讨论一下这个IP核的用法，从这个IP核入手，实际掌握tvalid、tready的用法，对日后整体了解并掌握AXI，应该会有帮助。
ZYNQ学习--AXI_Stream_FIFO
伊丽莎白的学习之路
10-28 9820
AXI_Stream_FIFO使用，注意不是AXI_Stream_DATA_FIFO。实验目的是不使用DMA实现AXI4 与 AXI_Stream 的数据转换。
axi-stream data fifo 介绍
05-17
axi-stream data fifo 介绍
【AXIS】AXI-Stream FIFO设计实现
wjh776a68的博客
03-28 2203
在FPGA中，遇到数据流传输时经常会用到AXI-Stream协议，本文介绍了AXI-Stream 同步FIFO的设计与实现代码
axi-stream data fifo 的使用方式
crjmail的博客
05-17 3196
一、axi-stream 接口介绍 二、axi-stream接口信号 AXI Stream关键的只有两根信号线，及tvalid核tready。tvalid是主设备驱动的信号，表示Stream上的数据是有效的，tready由从设备驱动，表示从设备下一个时钟到来时能够接收数据。AXI Stream的特点是这两个信号不存在互相等待的关系，及数据传输只发生再两者均有效的时候，从而效率很高，可以认为是连续传输，避免了死锁的情况。 AXI Stream还有一些附加信号，通常是伴随再数据中传输，主要包括tuser，tla
关于AXI4-STREAM DATA FIFO的理解及带FIFO的ADDA测试
weixin_45303812的博客
04-10 1万+
实验要求 DAC FIFO实验 基于“DDS IP 数字波形合成DAC ” “ ADDA测试” 实验方案 用MMCM 把 合成出100MHz的时钟，让DDS工作在100MHz时钟 让DAC和DAC的接口电路工作在50MHz，此时DAC的采样率为50MHz 在DDS和DAC接口电路之间，放置一个带独立时钟的AXI-Stream-Data FIFO，FIFO两端的时钟分别为DDS的工作时钟100MHz和DAC的工作时钟50MHz 生成FIFO需要带data count信号（本实验仅用于观察，以后的实
使用 Axi-Stream 数据 FIFO 的 FPGA 开发
VyActionscript的博客
09-16 816
例如，可以使用状态机来实现数据的写入和读取，以及处理 FIFO 满和空的情况。实例化 FIFO IP 核：在 FPGA 设计中，可以使用 Vivado 或 Quartus 等工具来实例化 Axi-Stream 数据 FIFO IP 核。它包含了时钟信号、复位信号、写使能信号、数据输入信号、读使能信号、数据输出信号、FIFO 满信号和FIFO 空信号等接口。使用上述代码，您可以根据需要实例化 Axi-Stream 数据 FIFO，并将其集成到您的 FPGA 设计中。，分别用于指示写指针和读指针的位置。
学习笔记20151211——AXI4 STREAM DATA FIFO
热门推荐
qq_20748649的博客
12-11 2万+
AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。
【AXIS】AXI-Stream FIFO设计实现（四）——异步时钟
wjh776a68的博客
03-31 1458
本文介绍AXIS FIFO与FWFT FIFO间的关系，并通过仿真辅助验证
AXI-Stream 数据 FIFO 介绍
gitblog_09811的博客
10-28 619
AXI-Stream 数据 FIFO 介绍 【下载地址】AXI-Stream数据FIFO介绍 本文档旨在全面介绍AXI-Stream数据FIFO的设计概念、功能特点以及其在嵌入式系统中的应用。AXI-Stream是ARM AMBA（Advanced Microcontroller Bus Architecture）协议的...
AXI Streaming FIFO IP核（四）：AXI Streaming FIFO IP核使用例程
weixin_46268576的博客
09-09 1117
按照该篇文章例化自己的IP核：AXI Streaming FIFO IP核（三）：AXI Streaming FIFO IP的例化和内部寄存器例化好后的schematic图如下所示： 例化好IP核后，自己可以写一个顶层文件把该IP核包裹起来，方便接下来的使用 testbench的建立 我们例化的IP核是采用的axi_lite接口，因此我们在testbench中需要写一个axi_lite的写主机和读主机，用来模拟axi_lite对该IP核的读写。在testbench中方便我们使用，axi_lite的写
设置AXI主寄存器切片和AXI数据FIFO
cckkppll的博客
05-30 1128
设置AXI主寄存器切片和AXI数据FIFO
高效数据传输的利器：AXI-Stream数据FIFO
gitblog_09777的博客
10-28 574
高效数据传输的利器：AXI-Stream数据FIFO 【下载地址】AXI-Stream数据FIFO介绍 本文档旨在全面介绍AXI-Stream数据FIFO的设计概念、功能特点以及其在嵌入式系统中的应用。AXI-Stream是ARM AMBA（Advanced Microcontroller Bus Architectur...
ip核中AXI-stream FIFO、AXI4-Stream Data FIFO、AXI Data FIFO区别
07-13
AXI-stream FIFO、AXI4-Stream Data FIFO 和 AXI Data FIFO 是三种常见的FIFO（First-In-First-Out）内存结构，用于在AXI（Advanced eXtensible Interface）总线上进行数据缓存和传输。它们的主要区别在于它们所支持的AXI接口版本和功能。 1. AXI-stream FIFO: AXI-stream FIFO 是最简单的FIFO结构，用于在AXI-stream接口中进行数据缓存和传输。它主要用于流式数据传输，如音频、视频等连续数据流。AXI-stream FIFO只有一个输入和一个输出接口，数据按照输入的顺序存储，并按照相同的顺序输出。它不支持数据帧的划分和标记。 2. AXI4-Stream Data FIFO: AXI4-Stream Data FIFO 是在AXI4-Stream接口规范下定义的FIFO结构。与AXI-stream FIFO相比，它具有更多的功能和扩展性。它支持数据帧的划分和标记，可以将连续的数据流划分为多个数据帧，并通过标记信号进行标识。AXI4-Stream Data FIFO还支持流控制信号，如有效性信号（TVALID）、空闲信号（TREADY）和结束信号（TLAST），用于控制数据的传输速率和状态。 3. AXI Data FIFO: AXI Data FIFO 是在AXI接口规范下定义的FIFO结构。它是更高级别的FIFO，支持AXI接口的全部特性和功能。除了数据缓存和传输外，它还支持读写地址突发传输、带宽控制、容错和错误检测等功能。AXI Data FIFO可以用于连接多个AXI总线设备，实现高速数据传输和存储。 总结起来，AXI-stream FIFO 是最简单的FIFO结构，适用于流式数据传输；AXI4-Stream Data FIFO 在AXI4-Stream接口规范下扩展了功能，支持数据帧划分和标记；AXI Data FIFO 是最高级别的FIFO结构，支持完整的AXI接口特性和功能。选择使用哪种FIFO结构，需要根据具体应用需求和所使用的接口规范来决定。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值