vivado编译报错:[IP_Flow 19-167] Failed to deliver one or more file(s).

已于 2022-09-16 09:50:45 修改
阅读量5.9k 收藏 13
点赞数 3
文章标签： fpga开发
于 2022-08-17 13:52:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43412117/article/details/126382874
版权

项目场景：

[IP_Flow 19-167] Failed to deliver one or more file(s).
在这里插入图片描述
可能是器件的BUG。一般是在工程复位之后，之前IP的的一些文件也会被清除，直接点击生成比特流并不能为IP生成输出文件，会导致以上报错。

解决方案：

目前只能右键选择对应的IP一个一个重新生成之后（如下图）。
在这里插入图片描述

＜FPGA问题＞Vivado MIG IP生成报错
Fitz
08-13 3499
生成MIG报错： 在用vivado的mig ip核做ddr3控制器时，生成时报错 问题描述： 解决方案： 网上有很多说法，比如工程地址太长，没有添加路径之类的，但我试过都解决不了。 我的vivado安装在D盘的，安装完后D盘还剩100G可用空间，我给D盘扩容到300G之后，报错消失，IP核可以综合 ...
VIVADO安装问题
AI_vvv的博客
12-04 1万+
VIVADO安装（笔记）
Vivado 2019.1导出HLS IP报错Failed to generate IP解决办法（安装官方补丁）
whik1194的博客
03-28 332
重新打开HLS，导出RTL IP正常。
VIVADO 2019安装包下载后安装需登录问题（已解决）
qq_41145836的博客
05-22 7470
错误描述： 下载了Vivado安装包后,解压时出现错误报告：文件已损坏 安装的时候，需要输入User ID和Password登录。安装时要求联网，且需要下载文件。下载非常缓慢，kb/s级。且会弹出错误窗口：One or more files download failed,do you want to retry download them? 解决方法：压缩包解压时，右键用360压缩打开，选择解压到->高级选项->保留损坏文件 之后安装就不会出现上面的问题啦 ...
Vivado一些稀奇古怪的报错
m0_54434842的博客
07-03 1889
vivado调用IP Catalog报错[IP_Flow 19-98] Generation of the IP CORE failed. Failed to generate IP 'mig_7series_3'. Failed to generate 'Verilog Instantiation Template' outputs:
vivado 2021.2 ML Enterprise 综合错误 Common 17-345
qq_44734181的博客
09-17 5101
vivado 2021.2综合失败问题common17-345
VIVADO常见警告、错误及解决方法
热门推荐
芒果爱火锅的博客
12-04 8万+
1、综合中出现警告： [Synth 8-5788] Register Packet_header_reg in module RXDDSP is has both Set and reset with same priority. This may cause simulation mismatches. 解决方法：在复位时将寄存器Packet_header_reg的初值设置为0； 2、r...
Vivado 常见报错
weixin_30549657的博客
09-28 4373
1、[Synth 8-2543] port connections cannot be mixed ordered and named 说明例化时最后一个信号添加了一个逗号。 2、 原因：报告说明有一个管脚没有进行分配。 3、 从文件列表中发现 ...
osd核使用方法和报错解决方法
xzs520xzs的博客
08-29 4795
osd核使用方法和报错解决方法。[IP_flow 19-167] failed to deliver one more file(s) [IP_flow 19-3505] ip generation error:failed to generate IP 'system_v_osd_0_0'.Failde to generate 'C simulation ' outputs:failed to generate ip 'system_v_osd_0_0' .failed to generate .....
Vivado Implementation - ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed
太阳岭，仙姑洞，雷公坡，狐狸湾
06-16 1万+
Description "opt_design" can fail with error messages similar to the following: opt_design failed ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed. ERROR: An unknown error has occu
VIVADO自定义IP核以及调用，还有遇到的有警告的问题[IP_Flow 19-315]和[IP_Flow 19-5661]
weixin_44502554的博客
08-08 8115
利用自己设计封装的IP用起来会更加得心应手，本文希望大家都能学会简单的模块封装。
vivado创建IP时出现IP_Flow 19-3153] Bus Interface ‘user_clk‘: ASSOCIATED_BUSIF bus parameter is missing解决
u011400634的博客
12-17 8401
我新建IP时, 里面添加了一个自己的输入时钟，系统默认给添加到了时钟和复位信号里面了，如下图箭头指示 然后提示 解决办法：其实就是按照其提示给这个信号添加bus parameter: ASSOCIATED_BUSIF 右键单击上图红色箭头指示的地方，选择Edit Interface 点击上图箭头指示的+“”，输入ASSOCIATED_BUSIF, 然后在新建的ASSOCIATED_BUSIF这个参数后面的value列输入你定义的时钟信号的名字，我的是user_clk, OK! 问题
Vivado使用技巧（10）：编辑与改写IP核源文件
FPGADesigner的博客
08-18 2万+
有些时候，根据设计需求可能会想要修改IP核生成的源文件（只能修改未加密文件），包括HDL文件和XDC约束文件。 这种修改不能直接修改源文件，因为在后续设计流程中，IP可能会复位或重新生成，导致修改操作被复原。本文将介绍编辑与改写IP核源文件的方法，不过仍然需要注意两点： 某些IP核包含其它的层次化子IP核，这类IP核源文件不可修改； IP核的Core Cotainer特性必须被禁用。 ...
adb: error: failed to copy ... remote couldn‘t create file: Permission denied
guoruijun_2012_4的专栏
06-16 4987
参考： https://blog.csdn.net/qq_39952796/article/details/104511806
VIVADO自定义IP核出现警告[IP_Flow 19-3153] Bus Interface ‘clk‘: ASSOCIATED_BUSIF bus parameter is missing.的消除
my_daling的博客
05-11 5453
在自定义IP封装时会提示“[IP_Flow 19-3153] Bus Interface 'clk': ASSOCIATED_BUSIF bus parameter is missing.”警告，虽然这个警告对于IP的功能并没有影响，但对于强迫症开发者来说还是想消除掉。
vivado error 使用笔记
w40306030072的专栏
06-25 1万+
http://www.xilinx.com/support/answers/54317.html点击打开链接 Description I have created an IP core, using Manage IP or from a project IP catalog targeting a specific part. Then, when I read th
vivado 仿真ERROR: [XSIM 43-3238] Failed to link the design.
最新发布
04-03
### Vivado XSIM 43-3238 Failed to Link Design 的解决方案 [XSIM 43-3238] 错误通常表示在仿真过程中未能成功链接设计。这可能是由于编译器选项设置不当、工具链配置错误或其他环境因素引起的[^1]。 #### 方法一：调整编译器选项 可以通过修改 `xsim` 编译器选项来尝试解决问题。以下是具体的命令示例： ```tcl set_property -name {xsim.elaborate.xelab.more_options} -value {-cc clang} -objects [get_filesets sim_1] ``` 上述命令通过指定 `-cc clang` 参数强制使用 Clang 编译器进行仿真构建，从而规避潜在的兼容性问题[^4]。 #### 方法二：检查简化 RISC CPU 设计中的模块连接 如果问题是由于设计本身引起，则需仔细审查模块间的接口定义和实例化过程。例如，在 ModelSim 中已验证过的简化的 RISC CPU 设计可以作为参考[^2]。确保以下几点： - 各子模块之间的端口宽度匹配。 - 实例化语句中参数传递无误。 - HDL 文件路径正确加载到项目中。 #### 方法三：更新 MinGW 工具链（针对旧版 ISE 用户） 对于仍在使用较老版本开发套件（如 Xilinx ISE 14.7）的情况，内置的 MinGW 可能存在版本过低的问题，尤其是在 Windows 新版本操作系统上运行时更容易出现问题[^3]。建议采取如下措施： 1. 将默认使用的 MinGW 替换为最新稳定发行版； 2. 下载地址可从官方站点获取并安装至自定义目录下； 3. 修改原有路径指向新的 GCC 安装位置。 完成替换操作之后重启整个工作流程再试一次完整的综合与实现阶段直至最终生成比特流文件前每一步都正常结束才算彻底修复该类报错现象。 --- ### 示例代码片段 假设当前正在调试一个简单的加法器电路模型，其 Verilog 描述如下所示： ```verilog module adder ( input wire a, input wire b, output reg sum ); always @(*) begin sum = a ^ b; // XOR operation as an example of logic function implementation. end endmodule ``` 确保此模块被正确定义且与其他部分无缝集成在一起才能避免类似的链接失败状况发生。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值