Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）

最新推荐文章于 2025-04-07 14:48:14 发布
最新推荐文章于 2025-04-07 14:48:14 发布
阅读量5.5k 收藏 22
点赞数 5
分类专栏： 信号完整性 Cadence Allegro PCB设计 文章标签： 网络 PCB设计 Cadence Allegro 信号完整性 pcb工艺
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_41808082/article/details/128252418
版权
本文介绍了在PCB设计中使用RouteKeepout和ViaKeepout的概念及方法，这两种技术用于控制高速信号连接器的阻抗，并减少EMC干扰，通过在特定区域设置禁止布线和打孔区实现。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一个学习信号完整性仿真的layout工程师
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空，为了控制阻抗来参考第三层，这时就会在新建封装添加Route Keepout或者Via Keepout，焊盘的次表层就会自动避让铜皮。
在这里插入图片描述
或者在设计网口的时候，为了避免一些EMC和信号干扰，也会在网口芯片下面挖空，这时就可以添加Route Keepout。
在这里插入图片描述

下面介绍Allegro中添加Route Keepout和Via Keepout的方法：

点击添加shape命令，然后在选择Route Keepout。如果想要在所有层添加，那么下面选择All，如果只在第二层添加，下面选择L2。然后在要添加的区域画框就行，让如下图所示：
在这里插入图片描述
在这里插入图片描述
上一篇文章：Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件 的链接如下，大家可以点击查看哟：链接:link
以上资料主要是本人在PCB设计中和网络搜索整理而成
如有雷同或错误，希望各位大神留言指正，感谢！！！
在这里插入图片描述

Allegro如何设置走线禁布区操作指导
weixin_54787054的博客
12-06 4783
Allegro如何设置走线禁布区操作指导Allegro可以任意设置走线的禁布区，以下图为例，需要在两个pin中间设置一个所有层都不能走线的禁布区域 具体操作如下选择shape Add Rect命令 Option选择画在Route keepout-All层，type选择Static solid 鼠标移动到器件pad附近，右击会出现一个列表 选择Snap pick to-Pad Edge Vertex 抓取到pin的边缘，画出来一个禁布区 继续抓取另外一个pin的顶点 禁布做好的效果如下图 当任意走一层的走线穿
Cadence Allegro动态铜皮不避让走线解决方案图文及视频演示
fydar的博客
12-20 6457
在PCB设计时，设计师很喜欢为电源和地网络铺动态铜皮，因为动态铜皮可以自动避让其他网络的元器件和走线，但是也有存在铜皮不避让走线的情况。本文简单介绍下解决方法。
Cadence Allegro 如何设定布线区域和器件布局区域
LGCPCB的博客
03-23 1万+
Cadence Allegro 如何设定布线区域和器件布局区域 Route keepout和 Route keepin区别： Route keepout是指在范围允许布线； Route keepin是指在范围不允许布线； Package keepin和Package keepout区别： Package keepin是指在范围允许放置器件； Package keepou是指在范围不允许放置器件； ...
allegro PCB规则
m0_63584051的博客
04-22 1069
allegro PCB规则
allegro报错：Shape to Route Keepin Spacing
最新发布
yuanshi_yuan的博客
04-07 380
问题分析：GND层的覆铜边界，是在Keepin层，使用Z-Copy内缩0.508mm的板框；覆铜是以内缩所得的边框进行的，所以就等效于贴边在Keepin的边界上。问题描述：在覆铜后，提示DRC错误：Shape to Route Keepin Spacing。问题解决：将Keepin内缩所得的边框去掉。
Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法
宁静致远的博客
02-04 5164
Route Keepout即禁止布线区，通常会在绘制元件封装的时候就给元件画上的，目的在于让这个元件的这块区域不能走线或者不让走线碰到这块区域，否则就会显示DRC符号报错，只不过这个错误在Allegro软件中是黄色警告，不是红色错误。但有时候你这个元件得设置禁止布线区，同时你又必须要在上面走线，这种情况下这个DRC或许就分时候去选择需要和不需要了，举个例子：PCIE走线。如下图如图，当走线碰到禁止布线区的时候就会报DRC：Line to Route Keepout Spacing。
Allegro学习笔记（ 七）快速生成禁布区域RouteKeepin和PackageKeepin
小徐同学的博客
11-28 1364
说了这两个区域，肯定不是需要手动坐标去画的，那样简直太浪费时间了，尤其是遇到异形板的时候。最后，小编要说的是，每一个OUTLINE只能生成一个RouteKeepin和PackageKeepin区域。#创作灵感#PCB设计的时候都要设置禁布区域，因为PCB制造工艺的原因，一般走线或是铜箔需要沿着板框内缩一定的距离，这个区域就是所谓的RouteKeepin。还有一些特殊的PCB，因为结构等等的原因，规定板边范围内不能放置元器件，也就是所谓的PackageKeepin。
Allegro中 禁止空白处走线的方法
qizhi321123的博客
12-24 876
1.执行Setup-User Preferences，弹出如下的对话框 2.选择Route-Connect-勾选acon_disable_nullnet_route即可，如图所示
Allegro应用技术 Cadence Allegro 层叠设置.docx
07-06
Cadence Allegro是一款广泛应用于PCB（印制电路板）设计的专业EDA软件，其层叠设置是关键功能之一，对确保设计的精确性和可靠性至关重要。本文将深入探讨Allegro的层叠设置，帮助初学者理解和掌握这一核心概念。 ...
pcb布线规则和技巧之Allegro在板内添加器件限高区操作指导
11-16
PCB布线规则和技巧之Allegro在板内添加器件限高区操作指导 PCB布线规则和技巧是电子设计自动化（EDA）领域中的一个重要组成部分，旨在提高PCB设计的效率和质量。在Allegro中，添加器件限高区操作指导是PCB设计中一...
Cadence Allegro使用过程中出现的常见问题-原理图和PCB
ltqdxl的博客
09-23 1473
1、1、
添加Route keepout（不允许布线区域）(Allegro)
weixin_39250196的博客
01-31 3431
2. 3.再用坐标画圆、定半径
Allegro 16.6 笔记五 绘制板框，创建Route Keepin和Keepout
qq_43187064的博客
09-13 1763
前提：板框层---Geography-outline板框属性---Line（不能是shape）
Allegro 中利用Z-Copy命令绘制Route_Keepin/Route_Keepout等层的方法
qizhi321123的博客
01-29 1万+
1.若图形是闭合的，则可以直接用Z-Copy命令绘制，若图形不是闭合的，需要先利用Shape-Compose Shape命令将线段合成为一个完整闭合的Shape. 2.执行Edit–>Z_copy命令，在Options中设置Class为RouteKeepin，Subclass为All，size中勾选contract，Offset中填入0.2，这里的单位和软件设置的单位保持一致，此处为毫米。RouteKeep in代表指定的区域内部是有效，外部是无效，RouteKeep in代表指定的区域内内部是无效
Allegro限制走线区域和元器件摆放区域
m0_72065741的博客
06-07 1241
当你的板框是线条形式时，先将线条闭合成shape，点击Shape–>Compose Shape,选择如下参数，再逐一选中分散线条，选择完毕右键Done即可。
cadence allegro 使用zcopy命令绘制禁止布线层
师范大学生的博客
09-02 8162
  在allegro中，使用route keepin层来划定电路板的电气元素的有效范围。在实际的pcb开发工程中，往往是由外形设计处提供一个外形规定文件（比如cad画的dxf文件等），然后电路工程师将外形规定文件导入pcb工程中。在上一篇文章cadence allegro导入dxf文件中使用outline层绘制了电路板的板框（外形）。但是很多情况下禁止布线区和板框并不相同，因此需要使用zcopy指令，根据板框绘制一个相应的route keepin层。            1.按上图所示，点击edit -
Cadence 绘制板边框Outline与绘制禁止布线区（Route Keepout）
热门推荐
qq_36075612的博客
12-11 3万+
概述 本人使用Cadence 17.4版本，在这做下笔录，绘制板边与限制布线区域方法。 一、绘制板边 二、设置布线区域
Allegro中的Route Keepout操作指南和PCB工艺
MimJavascript的博客
09-18 1331
在PCB设计中，Route Keepout（路径保留）是一项重要的工艺，用于确保特定区域不被布线或走线。Allegro是一款功能强大的PCB设计软件，提供了丰富的工具和功能来帮助工程师实施Route Keepout操作。本文将详细介绍如何在Allegro中创建和使用Route Keepout，同时提供相应的源代码示例。
uniapp使用easycom动态加载组件
04-03
### 如何在 UniApp 中通过 EasyCom 实现组件的动态加载 #### 什么是 EasyCom？ EasyCom 是一种由 HBuilderX 提供的支持机制，旨在简化自定义组件的引入过程。从版本 **HBuilderX 2.5.5** 开始支持此功能[^1]。它允许开发人员无需显式导入和注册即可直接使用符合特定命名约定的组件。 #### 配置 `pages.json` 支持 EasyCom 为了启用 EasyCom 模式，在项目的全局配置文件 `manifest.json` 或页面级配置文件 `pages.json` 中设置如下字段： ```json { "easycom": { "autoscan": true, "path": "components" } } ``` 上述配置表示自动扫描位于项目根目录下的 `components` 文件夹中的所有子文件夹，并将其作为可使用的组件[^3]。如果需要更灵活地控制哪些路径被纳入 EasyCom 扫描范围，则可以指定具体的路径列表替代 `"autoscan"` 的布尔值形式。 #### 组件命名规范 要使某个 Vue 单文件组件能够参与 EasyCom 自动化流程，其所在目录名需与该 `.vue` 文件同名。例如，假设存在这样一个结构化的组件： ``` /components/ my-button/ index.vue ``` 那么可以直接在模板中这样调用而不需要额外声明： ```html <template> <view> <!-- 动态加载 --> <my-button></my-button> </view> </template> ``` #### 动态加载的实际应用案例 下面是一个完整的例子展示如何利用 EasyCom 来实现按条件渲染不同类型的按钮组件： ```javascript // pages/example/example.vue <template> <view> <component :is="currentComponent"></component> </view> </template> <script> export default { data() { return { currentComponent: 'my-button' // 可切换为其他已知组件名称字符串 }; }, }; </script> ``` 在此示例中，`:is` 属性绑定到变量 `currentComponent` 上，这使得我们可以轻松更改显示的具体组件实例而不必修改 HTML 结构本身[^2]。 --- #### 注意事项 尽管 EasyCom 极大地提高了工作效率并减少了冗余代码量，但在实际操作过程中仍需要注意以下几点： - 确保所有的目标组件都遵循统一的标准命名方式； - 如果某些特殊场景下无法满足默认规则的要求，可能还需要回退至传统手动注册手段处理例外情况。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

刘小同学

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值