Allegro中 禁止空白处走线的方法

最新推荐文章于 2025-05-30 11:28:24 发布
原创 最新推荐文章于 2025-05-30 11:28:24 发布 · 968 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#硬件工程

本文介绍了一种通过特定步骤来禁用系统中的空路由的方法。首先执行Setup-UserPreferences命令打开配置窗口，然后选择Route-Connect选项，并勾选acon_disable_nullnet_route来完成设置。

1.执行Setup-User Preferences，弹出如下的对话框
在这里插入图片描述
2.选择Route-Connect-勾选acon_disable_nullnet_route即可，如图所示
在这里插入图片描述

MCU_wb
关注
Allegro如何设置走线禁布区操作指导
weixin_54787054的博客
12-06 5241
Allegro如何设置走线禁布区操作指导Allegro可以任意设置走线的禁布区，以下图为例，需要在两个pin中间设置一个所有层都不能走线的禁布区域 具体操作如下选择shape Add Rect命令 Option选择画在Route keepout-All层，type选择Static solid 鼠标移动到器件pad附近，右击会出现一个列表 选择Snap pick to-Pad Edge Vertex 抓取到pin的边缘，画出来一个禁布区 继续抓取另外一个pin的顶点 禁布做好的效果如下图 当任意走一层的走线穿
Allegro因为DRC报错无法使用走线居中命令的解决办法
weixin_54787054的博客
02-03 1205
使用居中命令就会出现报错，如图，因为居中后线距离孔的间距仍然不足。在用Allegro做PCB设计的时候，走线居中是非常实用的功能。但是这个功能只能在走线居中不会产生DRC的使用。因为DRC报错无法使用走线居中命令的解决办法。下面介绍遇到这种情况的解决办法，具体操作如下。
Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法
宁静致远的博客
02-04 6392
Route Keepout即禁止布线区，通常会在绘制元件封装的时候就给元件画上的，目的在于让这个元件的这块区域不能走线或者不让走线碰到这块区域，否则就会显示DRC符号报错，只不过这个错误在Allegro软件中是黄色警告，不是红色错误。但有时候你这个元件得设置禁止布线区，同时你又必须要在上面走线，这种情况下这个DRC或许就分时候去选择需要和不需要了，举个例子：PCIE走线。如下图如图，当走线碰到禁止布线区的时候就会报DRC：Line to Route Keepout Spacing。
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）
刘小同学的博客
12-09 6372
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空，为了控制阻抗来参考第三层，这时就会在新建封装添加Route Keepout或者Via Keepout，焊盘的次表层就会自动避让铜皮。
Allegro限制走线区域和元器件摆放区域
m0_72065741的博客
06-07 1932
当你的板框是线条形式时，先将线条闭合成shape，点击Shape–>Compose Shape,选择如下参数，再逐一选中分散线条，选择完毕右键Done即可。
cadence allegro - PCB设计规范
weixin_36447711的博客
03-31 5368
布局 元件在二维、三维空间不能发生冲突
EMC设计盲区曝光：电阻分压电路与PCB走线干扰的5种耦合机制及抑制方法
[EMC设计盲区曝光：电阻分压电路与PCB走线干扰的5种耦合机制及抑制方法](https://www.protoexpress.com/wp-content/uploads/2023/04/pcb-grounding-techniques-for-high-power-an-HDI-boards-final-1-1024x536.jpg) ...
EMI抑制设计实践：通过Cadence工具进行布局与走线规避的9种有效方法
电磁干扰（EMI）是高速电子系统设计中的核心挑战之一，指电子设备在运行过程中通过传导或辐射方式对外部环境产生的不期望电磁能量。EMI抑制设计旨在从源头控制噪声生成、优化传播路径并提升系统抗扰度。随着信号频率...
PCB走线与元件布局协同优化：掌握这5步，信号完整性提升90%
在高速电子系统设计中，PCB走线与元件布局的协同优化已不再是可选项，而是决定信号完整性、电源稳定性和电磁兼容性的关键路径。传统“先布局、后布线”的串行设计流程难以应对GHz级信号带来的反射、串扰与时序偏差...
PCB走线如何毁掉FPGA接口性能？阻抗控制与长度匹配真实案例剖析
![PCB走线如何毁掉FPGA接口性能？...# 1. FPGA接口性能的关键影响因素概述 FPGA接口性能受多重因素耦合影响，其中信号完整性、时序收敛...同时，走线长度失配会破坏建立与保持时间窗口，尤其在DDR类接口中引发采样错误。
Cadence allegro软件如何设置区域为禁止铺铜但是是可以走线
qq_41732629的博客
05-24 2049
铜会自动避让，而走线不会报错。铺铜的区域画好禁示区域；
cadence allegro 使用zcopy命令绘制禁止布线层
师范大学生的博客
09-02 8747
  在allegro中，使用route keepin层来划定电路板的电气元素的有效范围。在实际的pcb开发工程中，往往是由外形设计处提供一个外形规定文件（比如cad画的dxf文件等），然后电路工程师将外形规定文件导入pcb工程中。在上一篇文章cadence allegro导入dxf文件中使用outline层绘制了电路板的板框（外形）。但是很多情况下禁止布线区和板框并不相同，因此需要使用zcopy指令，根据板框绘制一个相应的route keepin层。            1.按上图所示，点击edit -
添加Route keepout（不允许布线区域）(Allegro)
weixin_39250196的博客
01-31 3626
2. 3.再用坐标画圆、定半径
Allegre导入板框和禁布区设置
JGHJDF的博客
05-30 464
第二步，将导线生产板框，使用Change命令，Find面板上选择Line，Options面板上选择Outline,可以更改线宽。第三步 设置允许布线的区域，选择颜色，设置Route Keepin，通过Edit---Z-Cope命令。把Outline线转换成一个闭合完整的区域。
Allegro学习笔记（ 七）快速生成禁布区域RouteKeepin和PackageKeepin
小徐同学的博客
11-28 2345
说了这两个区域，肯定不是需要手动坐标去画的，那样简直太浪费时间了，尤其是遇到异形板的时候。最后，小编要说的是，每一个OUTLINE只能生成一个RouteKeepin和PackageKeepin区域。#创作灵感#PCB设计的时候都要设置禁布区域，因为PCB制造工艺的原因，一般走线或是铜箔需要沿着板框内缩一定的距离，这个区域就是所谓的RouteKeepin。还有一些特殊的PCB，因为结构等等的原因，规定板边范围内不能放置元器件，也就是所谓的PackageKeepin。
allegro user preferences设置面板
suyucheng66的博客
11-10 1827
我们在使用Allegro软件进行操作时，会对用户的一些操作参数进行设置，对一些常规的的操作做一些调整。比如光标设置、封装库指定等等。下面我们讲解一下如何对用户的个人参数进行设置，具体的操作如下：
CADANCE——画PCB的基本设置2 线宽线距规则设置
wnanzou的博客
10-24 1329
随意选择一个net，右键 create---differential pair----左下角Auto setup。温馨提示：对规则的修改必须在没有任何指令的状态下进行，如果无法修改，可以考虑回到页面DONE一下！在上面的框输入P/N，+/-等，再点击空白处，会自动出现识别到的差分对，点击创建即可。选择为一对差分的两个信号，右键 create---differential pair再点击创建即可。新建：点击某一个PCS，右键 create---physical pcs。过孔路径需要放在封装库路径里。
allegro使用汇总
热门推荐
羽渲专栏
05-18 1万+
1.如何在allegro中取消花焊盘(十字焊盘) set up->design parameter -> shape->edit global dynamic shape parameters->Thermal relief connects -> Thru pins ,Smd pins -> full contact 2.allegro 中如何设置等长 setu
allegro中的蛇形走线
最新发布
06-08
### 蛇形走线在Allegro中的实现方法 蛇形走线（Sinusoidal Routing 或 Serpentine Routing）是一种常见的PCB设计技术，用于匹配不同信号路径的长度，以确保信号的时序一致性。以下是关于如何在Allegro中设置和实现蛇形走线的具体方法。 #### 1. 使用Interactive Length Tuning功能 Allegro提供了Interactive Length Tuning工具，可以方便地进行蛇形走线的设计。启动该工具后，用户可以通过图形化界面调整走线长度，同时自动生成蛇形结构[^1]。 #### 2. 设置蛇形走线的参数 在Interactive Length Tuning工具中，可以通过以下参数来控制蛇形走线的形状： - **Amplitude**: 控制蛇形走线的波幅大小。 - **Wavelength**: 控制蛇形走线的波长，即每段直线之间的距离。 - **Style**: 选择蛇形走线的样式，例如标准蛇形、Z字形等。 这些参数可以在工具的属性面板中进行设置，以满足特定的设计需求[^2]。 #### 3. 自动生成蛇形走线 通过Interactive Length Tuning工具，可以选择需要调整长度的网络，并指定目标长度。工具会自动计算并生成符合要求的蛇形走线。此外，还可以手动微调生成的走线，以适应版图布局的需求[^3]。 #### 4. 验证蛇形走线的效果 完成蛇形走线后，应使用Allegro的DRC（Design Rule Check）工具检查走线是否符合设计规则。此外，还可以通过Length Report功能验证信号路径长度是否达到预期值[^4]。 ```python # 示例代码：调用Allegro命令生成蛇形走线 allegro_command = """ set tuning_tool [si::interactive_length_tuning] $tuning_tool set_target_length 100mm $tuning_tool apply """ ``` #### 5. 注意事项 在进行蛇形走线设计时，需注意以下几点： - 确保蛇形走线不会对信号完整性造成负面影响，例如增加反射或串扰。 - 尽量避免蛇形走线跨越不同的电源层或地层，以减少电磁干扰。 - 在高频应用中，需特别关注走线的阻抗匹配问题[^5]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值