FPGA负数的右移 计算

最新推荐文章于 2024-10-28 18:07:20 发布
最新推荐文章于 2024-10-28 18:07:20 发布
阅读量602 收藏
点赞数
CC 4.0 BY-SA版权
原文链接：http://www.cnblogs.com/TFH-FPGA/archive/2012/07/30/2615331.html
本文介绍了一个FPGA设计实例，展示了如何通过Verilog HDL实现负数的补码表示，并具体给出了-25和-26的补码表示方式。通过对计数信号的判断来更新寄存器中的数值，进一步转换得到不同负数的补码。

module yunsuan1(input clk,rst_n,output reg  [7:0]a,b,b1,b2,b3,c,d,count);
always @(posedge clk)
begin
count=count+1;
if(count==10) a=-25;
if(count==11) a=-26;
if(count==12) a=25;
if(count==13) a=2;
b=~a+1;
b1=b>>1;
b2=~b1+1;
if(a[0])b3=~b1;else b3=~b1+1;
end
endmodule

可以看出负数补码分为奇数和偶数表示：-25和-26的补码都为-13.

 

转载于:https://www.cnblogs.com/TFH-FPGA/archive/2012/07/30/2615331.html

基于FPGA的数字信号处理（5）--Signed的本质和作用
孤独的单刀
04-28 7098
基于FPGA的数字信号处理（5）Signed的本质和作用
基于FPGA与RK3588的多通道低延时3G-SDI视频信号
whm128的博客
09-10 2304
主要解决RK3588支持多种视频格式输入，但是没有支持多路SDI接口的设计方案，系统利用实现四路SDI视频图像的采集。传输。处理，以及全景显示，相比其他接口3G-SDI接口速率高达2.97Gbps，传播距离更远。理论可达200m，同时前级处理采用FPGA处理,具有极低的处理延时,通过研发测试和验证，该设计方案可行，稳定可高，对于多路视频采集具有较高的价值。系统采用SOC+FPGA的硬件架构,系统主要有FPGASDI收发器。
FPGA学习笔记（十三）负数运算
贾saisai的博客
11-16 2355
再计算 0 0101+ 1 1010 =1 1111，这样的话就需要用 1111111表示0.，不方便。计算中1-2会转化为1+（-2），减法转加法，乘法转加法和位移，除法转乘法再转换。0 0101+ 1 1011= 00000 （0），于是就可以用全0表示0了。所以出现了反码：正数的反码不变，负数的反码是符号位不变，其他取反。1 0101的补码：1 1010+1 = 1 1011。如果最高位是1，就是负数，要倒转回去（即+1，取反）于是出现了补码，正数的补码不变，负数的补码加1。那么如何进行加减乘除呢。
原码、反码、补码、负数的移位
sinat_28028941的博客
01-10 4149
正数的原码、反码、补码都相同； 负数的反码为原码除符号位，其他位都取反，补码为反码加1。正数的移位（+5为例，左/右移两位：0000 0101）： 左移m位：最左边的m位将丢弃，同时在最右边补上零（0001 0100） 右移m位：最右边的m位将丢弃，同时在最左边补上零（0000 0001）负数的移位：由于存在符号位，符号位在移位过程中是不动的（以-5为例，左/右移两位：1111 1011（-5
Verilog中负数右移计算
XP的博客
01-30 3144
对于带符号右移,若为负数,则在存储时首位表示符号位,其值为1,表示该值是负数的移位,在移位过程中,高位补1,若符号位是0,表示是正数,在移位过程中高位补零,两者的前提是符号位保持不变: 对于负数的右移：因为负数在内存中是以补码形式存在的，所有首先根据负数的原码求出负数的补码(符号位不变，其余位按照原码取反加1)，然后保证符号位不变，其余位向右移动到X位，在移动的过程中，高位补1.等移位完成以后，然后保持符号位不变，其余按位取反加1，得到移位后所对应数的原码。即为所求。 举例1：
负数右移位
小猪爱拱地
09-20 888
默认的情况下，右移的结果是向下取整的。比如，-3>>1，　移位的时候结果是 -2,而不是 -1;合理的结果应该是-1(取靠近０的整数值）。下面的代码展示了获得合理的结果的一个技巧： #include <stdio.h> int main(void) {     int x = -12340;     double y = (double)(x) / 16;     in...
FPGA技巧篇 - 左移右移小技巧
will_king0308的博客
07-26 926
//实现循环右移 //解释：每一次都是把原来的最低位，往最高位搬移一次。 reg [7:0] shifter; always(posedge clk ) begin shifter<={shifter[0],shifter[7:1]}; end //实现循环左移 //每一次都是把原来的最高位，往最低位搬移一次 reg [7:0] shifter; always(posedge clk) begin shifter<={shifter[6:0],shifter[7]}; end ...
FPGA基础电路设计：（三）移位寄存器
m0_74753895的博客
10-28 1226
（2）而对于有符号型值，算术左移等同于逻辑左移，算术右移补的是符号位，正数补0，负数补1。通过这个简单的例子其实可以明白，移位就是将一个数据整体移动的过程。循环移动就像头尾相接的贪吃蛇，不断移动的同时头尾位置是相接的。移位寄存器可以实现串串、串并、并并及并串的四种输入输出方式，具体的串并转换就是串入并出、并入串出两类的移位寄存器。移位寄存器是一种基础的电路设计，可以实现数据的左右移动、双向移动、串并转换等功能，在设计中是非常常见的。而如果不是循环移位的情况下，移位又分成了算数移位与逻辑移位。
FPGA 计算 IQ功率
最新发布
05-08
好的，我需要帮助用户在FPGA上实现IQ信号的功率计算。首先，我要回顾一下用户提供的引用内容，特别是引用5，因为它直接提到了计算IQ功率的步骤。 用户的问题是关于如何在FPGA上计算IQ信号的功率。根据引用5，这个...
【FPGA】定点数的理解
andeyeluguo的博客
07-31 159
左移一位变成了00abcd0000.，十进制数为y = a*2^7 + b* 2^6 + c*2^5 + d* 2^4 = 2*x。比如000abcd000 这个二进制表示的数，十进制数为x = a*2^6 + b* 2^5 + c*2^4 + d* 2^3。移位的时候可能会把1移出去的现象，补1能够避免精度的丢失。定点数是固定小数点的数，浮点数是浮动小数点的数。即左移相当于乘以2，同理右移相当于除以2。负数的反码是除符号位的位取反。负数的补码是反码补上1。
verilog中的移位处理
zengjr2018的博客
01-31 776
带爱符号数移位操作
verilog 乘法_FPGA 中的有符号数乘法
weixin_39614750的博客
12-04 5273
  FPGA中乘法器是很稀缺的资源，但也是我们做算法必不可少的资源。7系列及之前的FPGA都是25x18的DSP，UltraScale中是27x18，我们可以通过调IP Core的方式或者原语的方式来进行乘法操作。在里面可以设置有符号还是无符号数乘法。  当然，我们也可以直接使用*符合来进行乘法，对于无符号的乘法reg[7:0]ubyte_a;reg[7:0]ubyte_b;(*...
verilog 中signed数据处理，负数
热门推荐
chenchen410的专栏
08-15 3万+
verilog中支持signed 数据类型，即支持负数的处理。此时参与运算的
负数的或运算
KgdYsg的博客
01-24 3632
场景：有一个函数的返回值是一个状态量，我希望用这个状态量的每一位来表示一种状态的T/F。迫于强迫症，这个返回的值应该是负数的。 所以一开始我大概是这样写的 if(xxx) { res |= -1; } if(yyy) { res |= -2; } if(zzz) { res |= -4; } 但是这个结果一直是-1。原来以为负数的或运算和正数
基于FPGA的浮点数运算
weixin_43727437的博客
12-31 1万+
一、FPGA有两种方法表示浮点数 1、自己定义 最高位为符号位 ，中间n位为整数部分 ，最后m位为小数部分 在计算浮点数的运算时候需要转换为定点数 3.14转换为二级制为：11.00100011 自己定义可以表示为：0_00000011_00100011 最高位为符号位 中间8位为整数部分 最后8位是小数部分 2、IEEE 754二进制浮点数算术标准 两种基本的浮点数：单精度（float -3...
verilog中有符号负数的移位与加减以及与C语言的不同
sinat_25902709的博客
02-14 4876
在变量后加signed，可以在加减，比较大小时，成为有符号数的加减法或比较。 但是对于移位，编译器并不像C语言的编译器一样，有符号数，移位对于负数最高位补1，正数补0。而是都补零。所以对于负数的移位，如下 if(baseline1&lt;0)             baseline1 &lt;= -((-baseline1)&gt;&gt;3);             else      ...
FPGA截位操作
xiaoxiaoxianjia的博客
04-08 6506
MATLAB模拟不同的截位操作 FPGA里的截位问题 其实直接截位之所以出现直流分量可以这样直观的来认识：从matlab程序中也可以看出，对于FPGA信号截位来说，实际上就是向下取整；对于有符号数来讲，正数向下取整在数轴上是向原点零靠近，然后负数向下取整则是远离原点零了，这是因为负数以补码形式表示，它的补码所对应的无符号数经截位后向原点零靠近了，换算成有符号的负数时，则是远离原点零了。因此截位实际造成的效果是信号整体向负无穷方向平移了，即对于一个白噪声序列来讲，原本均值为零，截位后均值变为了负数。 常见
FPGA的一些个人经验体会
Eagle_gqs
03-30 4085
初学FPGA的一些经验体会，大杂烩
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值