系列文章目录 文章目录 系列文章目录 Verilog负数 负数运算原理 Verilog负数 reg寄存器是最常用的寄存器类型，这种寄存器中只能存放无符号数。如果给reg中存入一个负数，通常会被视为正数。 reg [8:0] a; //9位b 声明是有符号数要加signed，做加法或乘法时，对操作数扩位处理时高位补符号位；即负数补1，正数补0； reg signed [8
超级会员免费看
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
