12、量子元胞自动机中寄存器和计数器的优化设计方法

量子元胞自动机中寄存器和计数器的优化设计方法

1 量子元胞自动机（QCA）技术中的时序逻辑电路

在QCA技术里，有多种时序电路设计方案。在这类电路中，输出不仅依赖当前输入，还与先前的输出值相关。触发器是设计任何时序电路的基础模块，用于存储1位信息。触发器中存储的值会通过电平触发或边沿触发的时钟信号来改变。QCA设计主要采用三种方法：多数门、可逆门和元胞交互。下面将介绍D触发器和T触发器的基础设计，同时基于元胞交互方法提出使用D触发器和T触发器的寄存器与计数器电路。这些架构采用电平触发方式，并运用了之前报道过的异或门设计布局。

1.1 D触发器

电平触发的D触发器（DFF）用于保存一位信息。当时钟或使能信号为逻辑0时，输出保持其先前的值；而当时钟信号变为逻辑1时，输入信息会出现在输出端。其逻辑图和QCA布局分别如图6.8和图6.9所示。设D为输入，CLK为时钟，Q(t - 1)为输出的先前值，那么定义触发器当前输出的布尔函数如下：
[Q(t)_D = CLK * D + CLK^0 * Q(t - 1) ]

D触发器的真值表如下：
| 输入 (CLK) | 输入 (D) | 输出 (Q(t)) |
| — | — | — |
| 0 | 0 | Q(t - 1) |
| 0 | 1 | Q(t - 1) |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

所提出的等效QCA布局由27个元胞组成，面积为0.03 µm²。该电路仅使用3个时钟区来产生输出，因此电路延迟为0.75，这也通过图6.10的仿真结果得到了验证。使用QCA Designer - E工具对设计的