FPGA同步FIFO

FIFO是一种先进先出的数据缓存器，同步FIFO有一个时钟信号，读和写逻辑全部使用这一个时钟

信号，异步 FIFO有两个时钟信号，读和写逻辑用的各种的读写时钟，FIFO与普通存储器RAM的区别是没有外部读写地址线，使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 FIFO本质上是由RAM加读写控制逻辑构成的一种先进先出的数据缓冲器。

FIFO 的常见参数：

⚫ FIFO 的宽度：即 FIFO 一次读写操作的数据位；

⚫