勇敢牛牛（FPGA学习版）-优快云博客

原创 FIR滤波器的MATLAB实现(图文并茂+代码注释+流程分析)

本文介绍了基于 MATLAB 和 Vivado 实现 FIR 滤波器的方法。通过 MATLAB 设计 FIR 滤波器并进行仿真，可高效调整参数以获得理想滤波效果。接着利用 Vivado 进行硬件实现，将软件设计转化为实际电路。该方法结合了两者优势，为数字信号处理提供了强大工具，广泛应用于通信、音频、图像等领域，具有重要的实用价值。

2024-12-06 18:40:29 5312

原创基于FPGA的SD NAND读写测试（图文并茂+源代码+详细注释）

SD NAND 卡是一种基于NAND 闪存技术的存储设备，其外观和接口类似于标准的 SD 卡。它将NAND 闪存芯片和必要的控制电路集成在一个小型的封装内，以 SD 卡的形式提供数据存储功能。2.SD NAND 卡与其他SD卡的对比与原始的 NAND（闪存）相比，该产品有许多优势，它有具有以下功能嵌入式坏块管理功能：这意味着它可以自己检测和标记坏块，在数据存储和读取过程中自动避开这些坏块。

2024-11-28 17:33:06 1859

原创 HMC830寄存器配置（FPGA代码实现+时序仿真+手册解读）

这篇基于 FPGA 的 HMC830 寄存器配置博文主要聚焦于通过 SPI 接口时序实现配置。文中首先强调了硬件连接的重要性，FPGA 与 HMC830 需通过 SPI 接口正确相连，涉及 SCK、SDI 等关键信号线。在软件方面，要在 FPGA 开发环境中创建新工程。接着重点阐述 SPI 接口时序，包括理解时钟极性和时钟相位，这对数据采样和传输至关重要。文中还提到在 FPGA 中实现 SPI 接口逻辑需编写状态机，在操作时要注意片选信号，按照严格时序发送数据，并且在配置前需熟悉寄存器地址和数据格式，确保准

2024-11-26 19:52:22 854

原创基于FPGA的DDS信号发生器（图文并茂+深度原理解析）

DDS（直接数字合成）技术是先进的频率合成手段，在数字信号处理与硬件实现领域作用关键。它因低成本、低功耗、高分辨率以及快速转换时间等优点备受认可。本文着重探究基于 FPGA 的简易 DDS 信号发生器设计原理与流程，同时给出 Verilog 代码实例。从原理剖析到具体实现步骤逐步深入，阐述如何利用 FPGA 技术与 DDS 技术相结合，实现信号发生器功能，为相关领域技术人员提供有价值的参考与借鉴。DDS并不复杂，只需要搞清楚原理，很容易快速掌握。

2024-10-11 22:31:09 3029

原创串口（UART）的FPGA设计（接收与发送模块）

串口（UART）全称通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，主要用于数据间的串行传递，是一种全双工传输模式。特点：1.数据是一位一位顺序发送，节省I/O资源 2.异步通信，收发双方可以有不同的时钟，通过数据的起始位和停止位实现同步 3.全双工通信模式：即有发和收有两根线，可以同时进行

2024-10-10 21:27:09 1225

原创串行通信总线——IIC（图文详解+实际工程应用）

IIC（Inter-Integrated Circuit），即集成电路总线，是一种广泛应用于电子设备中的两线式串行总线。IIC 总线具有多方面的优势。在连接方式上，它仅需两根线 —— 串行数据线（SDA）和串行时钟线（SCL），就可以实现多个设备之间的通信，极大地减少了设备间连接的复杂性和占用的空间。这使得它在小型化、集成化的电子设备中备受青睐。在通信机制方面，IIC 采用主从模式。主设备发起通信并控制时钟信号，从设备根据主设备的指令进行响应。这种模式确保了通信的有序进行，并且可以方便地实现多个从设备的

2024-10-09 20:18:38 594

原创基于FPGA的简易频率计的设计与实现(代码含解析+仿真)

在电子测量领域，频率是一个非常重要的参数。准确地测量频率对于众多应用，如通信、仪器仪表、雷达等，都有着至关重要的意义。等精度测量法是一种能够在较宽频率范围内实现高精度频率测量的方法。传统的测频方法（如直接计数法）在不同的被测频率下，测量精度会有较大的差异。而等精度测量法旨在克服这一缺陷，它能够在整个测量频段内保持基本相同的测量精度。等精度测量法基于对被测信号和一个标准参考信号的同步计数原理。被测信号为我们需要测量其频率的未知信号，标准参考信号通常是一个高精度的时钟信号，其频率稳定且已知。

2024-09-29 17:11:35 745 1

原创 FPGA数码管显示之74HC595芯片驱动（详细代码注释+仿真）

74HC595是一个8bit的移位寄存器或锁存器，具有三种状态的输出。

2024-09-23 11:11:38 819

原创基于FLASH的fpga全擦除和读写（图文+详细代码解析+源文件）

以W25Q16 型号为例：W25Q16 型号的FLASH芯片是片间电压为3V，具有16M字节的存储空间，支持双/四SPI接口的存储器。W25Q16型号的FLASH芯片具有16Mb的存储空间，内部分为32个块，每个块有16个扇区，每个扇区有16页，每页能存储256bit数据，即(32x16x16x256bit)/1024=2MB的数据。W25Q16 的全擦除指令为 “Chip Erase（C7h）”。以下是关于该指令的详细介绍：指令功能：全擦除指令会擦除整个 W25Q16 闪存芯片的所有存储数据，将存储单元

2024-09-21 16:59:10 1031

原创 quartus ii 安装教程（图文并茂+常见问题解决）持续更新中

quartus ii 安装教程（图文并茂+常见问题解决）以下所有步骤前提是，关闭所有杀毒软件（包括微软防火墙）！！！QuartusII13.0安装步骤,QuartusII13.0软件激活方法,安装过程中出现错误提示 “Installation aborted”（安装中止）,安装后无法启动 Quartus II安装后出现许可证问题,安装后占用大量磁盘空间以及解决办法等

2024-09-21 15:43:26 13411 25

原创 HMC7044芯片配置（图文+解析+代码仿真）

一、概述HMC7044是带有 JESD204B 接口的高性能、3.2 GHz、14 路输出抖动衰减器，提供 14 路低噪声且可配置的输出，可以灵活地与许多不同器件接口，包括数据转换器、现场可编程门阵列(FPGA)和混频器本振(LO)。查阅官方手册，这里我们需要关心的是：1.查找SPI总线频率2.SPI的发送时序，发送模式，发送多少数据由官网手册可知，每次通过SPI发送24bit数据，且SPI工作模式为模式0。

2024-09-19 21:41:44 6591 7

原创 Oracle数据库详细安装与配置指南（图文+详细步骤）

首先，访问Oracle的官方网站（Database Software Downloads | Oracle 中国菜单），在“数据库”或“软件下载”部分找到Oracle 19c的下载链接。Oracle 一般会检测最大空间的那个盘进行安装，所以“Oracle 基目录”“软件位置”“数据库文件位置”这三个使用默认值就好了，当然也可以按需求自行修改。可以在系统环境变量中添加Oracle的HOME路径和BIN目录到PATH变量中，以便在命令行中直接运行Oracle工具。选择“单实例数据库安装”，继续点击“下一步”。

2024-09-18 22:15:36 2926

原创小白必看！VSCode C/C++ 环境配置教程（图文+步骤）

提示：作为一个码农，一个好用的（好看的）代码编辑器那当然是一件非常非常重要的事，但是配置环境一直是使用vscode的大难题。经过无数次的挫折与尝试，耗费了大量的时间，在此写下这篇日志，旨在为大家节约时间和精力。详细安装包我已经打包整理好了，可以直接下载食用！已经同步到个人主页！

2024-09-18 22:05:44 2296

原创 FPGA常见面试题100道(含答案及代码解析)

1.详细说明 FPGA 可配置逻辑块（CLB）中除了查找表和触发器外，还可能包含哪些组件？可能包含进位逻辑，用于快速实现加法、减法等算术运算中的进位传递；还可能有宽位多路复用器，用于选择不同的信号路径解释一下什么是全局时钟网络，它在 FPGA 中有什么作用？全局时钟网络是专门设计用于在整个 FPGA 芯片上分配时钟信号的布线资源。它的作用是提供低偏斜（skew）的时钟信号，确保各个部分的逻辑电路在同一时钟边沿同步工作，减少时钟信号到达不同区域的时间差异，从而保证设计的时序准确性和稳定性。

2024-09-13 22:19:17 7305

原创 SPI协议看这一篇就够了！(图文+代码+解析+仿真)

1.高速传输，SPI作为三大低速总线（UART、IIc、SPI)之一，其传输速度是这个个中最快的一个。它是一种高速、全双工、同步串行通信总线。所谓高速，指的是传输速度，最高能达到几十M/s，具体速度取决于硬件实现和时钟频率。2.单工、全双工、半双工可参照下面这个介绍：3.同步通信，.同步指的是收发双方使用同一个时钟，在传输过程中，保证数据传输无误。主设备提供时钟信号，从设备根据时钟信号的上升沿或下降沿进行数据的采样和发送。4.简单的硬件接口。

2024-09-13 19:56:10 2794

原创 2024 全新【Pycharm】超详细图文安装教程，一步到位！

首先，打开浏览器，访问 JetBrains 官方网站。在官网找到 Pycharm 产品页面，这里提供了专业版和社区版两个版本供选择。专业版功能更强大，适用于企业级开发和复杂项目，但需要付费使用（不过学生和教师可以申请免费授权）。社区版则是免费的，对于一般的 Python 开发已经足够。根据自己的需求选择合适的版本后，点击下载按钮，将安装文件保存到本地。通过以上步骤，你就可以成功安装并配置 Pycharm，开始你的 Python 开发之旅了。

2024-09-12 22:11:17 12218

原创连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）

以下内容详细源文件，已经上传个人主页资源，需要自取~这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART 是一种异步通信方式，这意味着发送和接收设备不需要共享同一个时钟信号。数据是以字符为单位进行传输的，每个字符通常包含起始位、数据位、奇偶校验位（可选）和停止位。数据格式：常见的数据位可以是 5 - 8 位，起始位为低电平，用于通知接收方数据传输开始；停止位通常是 1 - 2 位高电平，用于表示一个字符传输的结束；

2024-09-12 20:49:16 1123

原创 FPGA实现VGA显示图片

基于FPGA的vga显示图片（含详细源代码及解析）

2024-09-09 21:12:21 2407

原创 verilog数码显示(59s计时器含详细源文件和仿真）

基于verilog的数码管动态显示计时器59s

2024-09-03 22:09:12 1278

ddr控制器测试代码部分

ziyuanceshidaim

2025-03-24

一种切实可行的ddr2控制器设计文档

2025-03-24

仿真模型软件的详细使用方法

2025-02-17

fpga进阶篇之千兆网程序开发

网口硬件程序开发

2025-02-13

fpga领域参考书籍学习-进阶篇

2025-02-11

基于FPGA的SD NAND读写测试（图文并茂+源代码+详细注释）

首先，准备好所需设备，包括带有测试软件的计算机、SD NAND 卡读卡器以及待测试的 SD NAND 卡。将 SD NAND 卡插入读卡器，再把读卡器连接到计算机上。接着，安装测试软件，按照安装向导逐步操作，确保安装过程顺利完成。安装完成后启动测试软件，在软件界面中找到并选择 SD NAND 卡所在的读卡器端口。进入测试阶段，先进行写入测试。在测试软件中设置要写入的数据大小和模式，比如可以选择随机数据或者顺序数据等。设置好后点击 “开始写入” 按钮，此时软件会开始向 SD NAND 卡写入数据。密切关注写入进度条，耐心等待写入过程完成。写入完成后，进行读取测试。点击 “开始读取” 按钮，软件会从 SD NAND 卡读取数据，并与之前写入的数据进行对比。留意读取进度条以及数据对比结果，以此来确认数据的完整性。如果读取的数据与写入的数据完全一致，那就说明 SD NAND 卡的读写性能良好。但如果出现数据不一致的情况，可能是 SD NAND 卡存在故障或者性能问题。这时可以尝试重新进行测试，或者考虑更换 SD NAND 卡。在使用过程中需要注意一些事项。测试过程中切勿拔出 SD N

2024-11-28

HMC830寄存器配置的FPGA实现，通过SPI接口时序完成配置

首先，在硬件连接方面，要确保 FPGA 与 HMC830 之间的 SPI 接口连线准确无误。其中涉及到的 SPI 接口信号线包括 SCK（时钟线）、SDI（数据输入线）等。按照芯片手册中的引脚定义，将 HMC830 的这些 SPI 相关引脚与 FPGA 对应的引脚进行可靠连接。在 FPGA 开发环境中，开始创建一个新的工程。例如使用 Vivado 软件时，通过其新建工程向导来设置好工程名称、存储路径等基本信息。对于 SPI 接口时序，需要深入了解时钟极性（CPOL）和时钟相位（CPHA）。这两个参数决定了数据在时钟边沿的采样和传输方式。在 FPGA 中实现 SPI 接口的逻辑时，需要编写相应的状态机。初始状态下，要将片选信号（CS）拉高，表示未选中芯片。当要进行数据传输时，将 CS 拉低以选中 HMC830。在数据传输过程中，根据 SPI 的时序要求，在 SCK 的每个有效边沿（由 CPOL 和 CPHA 决定）将数据从 FPGA 发送到 HMC830 的 SDI 引脚。数据的发送顺序要严格按照寄存器配置的要求进行。在配置寄存器之前，需要对 HMC830 的寄存器地址和对应的

2024-11-26

基于FPGA的sobel边缘检测算法实现

基于 FPGA 的 Sobel 边缘检测算法实现的使用方法如下：一、硬件资源分配在 FPGA 上实现 Sobel 边缘检测算法时，首先需要合理分配硬件资源。可以将存储图像数据的存储器、运算单元（如加法器、乘法器等）以及控制逻辑分别映射到 FPGA 的不同模块中。例如，使用 FPGA 内部的块 RAM 来存储图像数据，利用 DSP 模块进行乘法和加法运算。二、并行处理架构设计为了提高算法的执行效率，可以采用并行处理架构。Sobel 边缘检测算法主要包括水平和垂直方向的梯度计算以及边缘强度的确定。可以同时对多个像素进行处理，通过并行的乘法器和加法器来计算梯度值。这样可以充分利用 FPGA 的并行性，大大提高算法的处理速度。三、流水线设计引入流水线设计可以进一步提高算法的性能。将 Sobel 边缘检测算法的各个步骤划分成不同的流水阶段，每个阶段处理一个像素的数据。这样可以在每个时钟周期都有数据输出，减少处理时间。四、资源优化在实现过程中，需要对资源进行优化以降低 FPGA 的资源占用。例如，可以采用位宽优化技术，根据实际需求确定合适的运算位宽，避免不必要的资源浪费。同时，

2024-10-15

基于fpga的会议发言限时器实验项目设计（VHDL实现）

该项目利用FPGA（Field-Programmable Gate Array）芯片进行设计，旨在实现一个会议发言限时器。软件部分由VHDL（VHSIC Hardware Description Language）编写，负责设定0到99分钟的定时，并通过四位数码管准确显示剩余时间。此外，它还具备暂停和恢复计时的功能，在倒计时最后一分钟会发出警告，计时结束会有长音提示，保证精确度达到±0.1秒/分钟。硬件设计包含了外围电路，确保了系统的稳定运行。其核心部件是一个直流5V供电的设计，工作电流低至500mA，以节约能源且减少发热。LED灯作为视觉反馈，初始启动时点亮，结束后熄灭；在暂停状态下，则交替闪烁，以指示当前状态。用户指南如下： 1. 将装置连接到5V电源，确保输入电压稳定。 2. 使用开关或按键启动计时，四位数码管将显示剩余分钟数。 3. 当需要暂停时，按相应的暂停键，LED灯将开始闪烁。 4. 恢复计时只需再次按下启动键，计时继续进行。 5. 音响报警将在倒计时最后一分钟响起，提醒发言者时间接近。 6. 计时结束后，将持续鸣叫的长音提示，此时需及时停止发言。以上步骤完成

2024-10-10

基于FPGA的DDS信号发生器（图文并茂+深度原理解析）

DDS（DirectDraw Surface）资源是一种常用于图形处理和游戏开发中的图像文件格式。以下是关于 DDS 资源的使用方法介绍： **一、获取 DDS 资源** 可以从游戏开发素材库、图形设计软件资源站或者自行使用特定工具从其他图像格式转换得到 DDS 资源。 **二、在图形设计软件中的使用** 许多专业的图形设计软件如 Adobe Photoshop 等，可能需要安装特定插件才能支持 DDS 格式的导入和编辑。导入 DDS 资源后，你可以像处理其他图像一样进行调整颜色、对比度、亮度等操作。如果要保存为 DDS 格式，设置好参数如压缩类型（DXT1、DXT5 等）、分辨率等，确保输出的 DDS 文件符合你的使用需求。 **三、在游戏开发中的应用** 在游戏引擎中，通常可以直接导入 DDS 资源作为游戏中的纹理。游戏开发者可以根据不同的场景和需求，将 DDS 纹理应用于角色、场景、道具等物体的表面。通过调整纹理的映射方式（如平铺、拉伸等），可以实现更加真实的视觉效果。同时，DDS 格式的压缩特性可以减少游戏的存储需求和加载时间，提高游戏性能。 **四、注意事项**

2024-10-11

fpga课程设计指导书

A 组题目: 1、计时秒表、数字钟;2、数字频率计; 3、抢答器; 4、乐曲硬件演奏电路;5、乒乓球游戏电路; 6、ADC0809 的采样控制电路; B组题目: 1、序列检测器设计(基于 RAM);2、交通灯控制器; 3、彩灯控制器; 4、数字电压表; 5、简易示波器; FPGA（Field Programmable Gate Array）课程设计旨在让你深入了解 FPGA 的工作原理、设计流程和应用领域，通过实际项目的设计与实现，培养你的硬件设计能力、逻辑思维能力和问题解决能力。具体目标包括：掌握 FPGA 的基本结构和工作原理。熟悉 FPGA 开发工具的使用方法。学会使用硬件描述语言（如 VHDL 或 Verilog）进行逻辑设计。能够进行 FPGA 项目的需求分析、方案设计、代码编写、仿真验证和硬件调试。提高团队合作和沟通能力，培养工程实践素养。掌握 FPGA 的基本开发流程和工具使用方法。熟练使用硬件描述语言进行逻辑设计，能够实现复杂的数字电路功能。了解 FPGA 的资源利用和性能优化方法，提高设计的效率和可靠性。具备一定的硬件调试能力，能够使用示波器、逻

2024-09-13

FPGA串口接收发送模块+用于片间信号传输数据

UART（Universal Asynchronous Receiver/Transmitter，通用异步收发器）是一种常用的串行通信接口，在嵌入式系统、微控制器和计算机通信中扮演着关键角色。它支持全双工通信模式，即同时可以发送和接收数据，常用于远距离或低带宽的数据传输。在硬件资源上，UART模块通常包括以下几个部分： 1. **TX（Transmit）** 和 **RX（Receive）** 数据线：用于发送和接收数据。它们连接至外部设备如传感器、显示屏等，通过改变信号电平来传递信息。 2. **控制寄存器**：管理波特率选择、数据位数、停止位以及是否启用校验功能等配置参数。 3. **状态寄存器**：显示当前的通信状态，如是否正在发送、接收到数据、是否有错误等。 4. **中断请求**：当特定条件满足时（如接收缓冲区满或空），CPU可通过中断系统处理这些事件。在软件层面，操作系统通常会提供驱动程序来管理和控制UART。程序员需要设置初始化参数，如波特率、数据位、奇偶校验等，并编写发送和接收函数。比如在Linux中，可以使用`sysfs`目录下的文件操作，而在Cort

2024-10-10

基于FPGA，通过IIC通信的EEPROM数据写入和读出实际工程案例

EEPROM（Electrically Erasable Programmable Read-Only Memory），即电可擦除可编程只读存储器，在电子领域中有着广泛的应用。对于数据写入资源，通常可以通过微控制器的特定接口来实现对 EEPROM 的写入操作。比如常见的 I2C、SPI 等总线接口。以 I2C 为例，微控制器作为主设备，通过发送特定的指令和数据到 EEPROM 这个从设备，从而将数据写入到指定的存储地址中。在写入过程中，需要注意数据的准确性和完整性，避免出现错误写入的情况。同时，不同型号的 EEPROM 可能在写入速度、写入方式等方面存在差异，需要根据具体的器件手册进行操作。在数据读取方面，同样利用这些总线接口，微控制器向 EEPROM 发送读取指令和地址信息，EEPROM 则根据指令将存储在相应地址的数据返回给微控制器。读取资源的可靠性至关重要，因为错误的读取可能导致系统出现故障或错误的决策。为了确保读取的准确性，可以采用校验和、冗余读取等方式进行验证。 EEPROM 的数据写入和读取资源还包括相应的软件库和驱动程序。这些资源可以简化开发过程，提供更高效的编

2024-10-09

电子工程 + FPGA + 等精度测量法 + 频率计设计利用 FPGA 实现等精度测量法的频率计，可精确测量频率

本资源属于电子工程领域，融合了数字电路、可编程逻辑器件（FPGA）以及频率测量技术等多方面知识。FPGA 是一种高度灵活的可编程逻辑器件。在本设计中，它充当核心控制与运算单元。FPGA 的可重构特性使得设计人员能够根据需求灵活地改变电路功能，为实现等精度测量法提供了硬件基础。其内部丰富的逻辑资源，如逻辑单元（LE）、查找表（LUT）和触发器（FF）等，可用于构建复杂的数字电路，满足频率计对数据处理和控制逻辑的需求。这是本设计的关键测量技术。与传统测量方法相比，等精度测量法在整个测量频段内具有相同的测量精度。它通过对被测信号和标准信号进行同步计数，并利用一定的算法处理计数结果来获取高精度的频率测量值。该方法克服了传统测频方法在不同频率下精度不一致的问题，能够在较宽的频率范围内提供稳定可靠的测量结果。旨在构建一个功能相对简单但有效的频率计。设计包括信号输入接口，用于接收被测信号；内部的计数器模块，按照等精度测量法的原理对信号进行计数；控制逻辑模块，协调各个部分的工作；以及数据处理和输出模块，将测量结果转换为合适的格式并输出。在电子设备的研发、生产和维修过程中，需要对各种信号的频率进行精确测

2024-09-29

FPGA数码管显示之74HC595芯片驱动（详细代码注释+仿真）

74HC595 是一款常用的移位寄存器芯片，在数字电路设计中有着广泛的应用。以下是关于驱动 74HC595 的资源介绍：一、芯片概述 74HC595 是 8 位串行输入、并行输出的移位寄存器。它具有存储寄存器，可以在移位过程中保持输出数据稳定。芯片采用 CMOS 技术，具有低功耗、高速度和高噪声抑制能力等特点。二、引脚功能 Q0-Q7：8 位并行输出引脚。 DS：串行数据输入引脚。 SHCP：移位时钟输入引脚。 STCP：存储时钟输入引脚。 OE：输出使能引脚，低电平有效。 MR：复位引脚，低电平有效。三、工作原理数据输入：在移位时钟（SHCP）的上升沿，串行数据（DS）被逐位移入移位寄存器。移位操作：每一个移位时钟脉冲将数据向右移动一位，直到 8 位数据全部移入移位寄存器。存储操作：在存储时钟（STCP）的上升沿，移位寄存器中的数据被锁存到存储寄存器中，并从并行输出引脚（Q0-Q7）输出。输出控制：通过输出使能引脚（OE）可以控制并行输出的三态状态。当 OE 为低电平时，输出有效；当 OE 为高电平时，输出为高阻态。四、驱动资源微控制器：可以使用各种微控制器来驱动

2024-09-23

基于FPGA的W25Q16型号的FLASH芯片全擦除实验

一、实验目的了解 W25Q16 闪存芯片的全擦除功能及操作流程。掌握通过特定的硬件平台和软件工具对 W25Q16 进行全擦除的方法。观察全擦除前后芯片存储状态的变化，验证全擦除指令的有效性。二、实验器材搭载 W25Q16 芯片的开发板或实验平台。编程器或微控制器（用于发送指令和控制芯片操作）。电脑及相应的开发软件（如集成开发环境、编程软件等）。三、实验原理 W25Q16 是一款串行闪存芯片，支持多种指令操作，其中全擦除指令可以将整个芯片的存储区域全部擦除为初始状态（通常为全 “1”）。全擦除指令的执行过程需要先进行写使能操作，然后发送全擦除指令，芯片会在内部进行擦除操作，此过程中芯片的状态寄存器会显示芯片处于忙碌状态，直到擦除完成。四、实验步骤硬件连接将开发板或实验平台与电脑连接好，确保编程器或微控制器能够正常与 W25Q16 芯片通信。软件准备打开相应的开发软件，配置好编程环境，确保能够正确识别和操作 W25Q16 芯片。写使能操作向 W25Q16 芯片发送写使能指令（06h），将芯片的状态寄存器中的写使能位（WEL）设置为高电平。发送全擦除指令向芯

2024-09-21

HMC7044芯片配置及使用说明，详细代码和仿真时序图

HMC7044 是一款高性能时钟发生器芯片。一、芯片配置电源连接：确保正确连接芯片的电源引脚，包括 VDD 和 GND。通常需要稳定的电源供应以保证芯片正常工作。输入时钟：根据设计需求，将合适的参考时钟信号连接到芯片的输入时钟引脚。输入时钟的频率和特性应符合芯片的规格要求。控制接口：HMC7044 通常提供多种控制接口，如 SPI（Serial Peripheral Interface）或 I2C（Inter-Integrated Circuit）。通过这些接口，可以对芯片进行配置和控制。 SPI 配置：连接 SPI 总线的时钟、数据输入和数据输出引脚到相应的微控制器或控制电路。根据芯片的数据手册，了解 SPI 通信协议和寄存器地址，以便进行正确的配置。 I2C 配置：连接 I2C 总线的时钟线和数据线到微控制器或其他 I2C 主控设备。使用合适的 I2C 地址和命令来配置芯片的功能。输出配置：根据应用需求，配置芯片的输出时钟参数，如频率、相位、占空比等。可以通过控制寄存器来设置这些参数。二、使用说明初始化：在使用 HMC7044 之前，需要进行初始化操作。这包括设置控制

2024-09-19

VSCode C/C++ 环境配置教程

对于刚开始接触编程的小白来说，配置 VSCode 的 C/C++ 环境可能会有些挑战，但别担心，下面为大家带来详细的配置教程。首先，安装 VSCode。可以从官方网站下载安装包，按照提示进行安装，安装过程非常简单快捷。接下来安装 C/C++ 扩展。在 VSCode 中打开扩展商店，搜索 “C/C++”，找到对应的扩展并安装。这个扩展为 C/C++ 开发提供了语法高亮、智能感知等重要功能。然后需要安装编译器。对于 C/C++ 开发，常用的编译器有 MinGW 等。下载并安装 MinGW，记得将其安装路径添加到系统环境变量中。这样 VSCode 才能找到编译器并进行编译操作。配置 VSCode 的任务。打开 VSCode 的设置，找到 “任务” 选项，点击 “配置任务”，选择 “C/C++: g++.exe build active file”，这会创建一个用于编译当前文件的任务配置。可以根据自己的需求修改配置文件中的参数，如编译选项等。最后，就可以开始编写 C/C++ 代码了。创建一个新的文件，以 “.c” 或 “.cpp” 为后缀名，编写代码后，按下快捷键或者通过命令面板运行

2024-09-18

基于FPGA的数码管计时器

在 FPGA 中实现计时 59 分 59 秒 999 毫秒并在达到设定时间时蜂鸣器报警的过程如下：一、总体设计思路利用 FPGA 的时钟信号，通过多个计数器分别对秒、毫秒和分钟进行计数。当计时达到 59 分 59 秒 999 毫秒时，触发蜂鸣器报警信号。二、模块划分时钟分频模块： FPGA 通常使用较高频率的时钟源，需要将其分频为合适的频率供各个计数器使用。例如，若原始时钟为 50MHz，可以通过计数器分频得到 1kHz 的时钟信号用于毫秒计数。毫秒计数器模块：设计一个范围为 0 到 999 的计数器，以 1kHz 的时钟信号为触发进行计数。当计数到 999 时，产生一个进位信号给秒计数器。秒计数器模块：范围为 0 到 59 的计数器，当接收到毫秒计数器的进位信号时进行计数。当计数到 59 时，产生一个进位信号给分钟计数器。分钟计数器模块：范围为 0 到 59 的计数器，接收秒计数器的进位信号进行计数。比较器模块：用于比较当前的计时值与设定的 59 分 59 秒 999 毫秒是否相等。当相等时，输出一个报警信号。蜂鸣器控制模块：接收比较器输出的报警信号。

2024-09-13

git分布式版本控制工具安装包

Git 是一个开源的分布式版本控制系统，用于敏捷高效地处理任何或小或大的项目。它可以跟踪文件的变化、记录历史版本、方便团队协作开发以及实现代码的备份和恢复。分布式架构：与传统的集中式版本控制系统不同，Git 没有单一的中央服务器。每个开发者的本地机器都有一个完整的版本库副本。这使得开发者可以在离线状态下进行工作，并且在网络出现问题时也不会影响开发进度。同时，分布式架构也提高了系统的可靠性和可扩展性。高效的版本管理： Git 能够快速地记录文件的变化，并且只存储文件的差异，而不是整个文件的副本。这使得版本库的大小相对较小，并且可以快速地进行版本切换和回滚。 Git 还支持分支和合并操作，使得开发者可以轻松地进行并行开发和代码集成。强大的团队协作功能： Git 支持多人协作开发，可以方便地管理团队成员的代码贡献。开发者可以通过分支进行独立的开发工作，然后将分支合并到主分支上，实现代码的集成。 Git 还提供了丰富的命令和工具，用于解决合并冲突和管理代码审查。开源和免费： Git 是一个开源软件，任何人都可以免费使用和修改它。这使得 Git 得到了广泛的社区支持和贡献。

2024-09-13

fpga串口连续发送多个数据

在 FPGA 中实现串口连续发送多个数据可以按照以下步骤进行：一、确定串口通信参数首先确定串口的通信参数，包括波特率、数据位长度、停止位长度和奇偶校验位等。常见的波特率有 9600、115200 等。二、设计发送模块数据存储创建一个数据存储模块，例如使用寄存器或者存储器来存储要发送的多个数据。可以通过外部输入或者在 FPGA 内部生成这些数据。发送状态机设计一个发送状态机来控制数据的发送过程。状态机通常包括以下状态：空闲状态：等待发送指令。发送起始位：将串口线拉低，开始发送数据。发送数据位：依次发送数据的各个位。发送校验位（可选）：如果有奇偶校验位，发送校验位。发送停止位：发送停止位，完成一个数据的发送。计数器使用计数器来控制发送的位顺序和时间间隔。计数器根据波特率进行计数，确定何时发送下一位数据。三、控制逻辑发送指令当接收到发送指令时，状态机从空闲状态进入发送起始位状态，开始发送第一个数据。连续发送在发送完一个数据的停止位后，状态机检查是否还有数据要发送。如果有，自动进入下一个数据的发送过程，重复发送起始位、数据位、校验位和停止位的步骤。

2024-09-12

FPGA面试常见问题(含详细解析及代码)

在准备 FPGA 面试时，以下几个关键方面需重点关注。基础概念方面务必清晰理解 FPGA 与 ASIC 的区别，FPGA 灵活可重编程，适用于小批量和快速原型开发；ASIC 成本在大规模生产时占优且性能更优。要明白查找表（LUT）是 FPGA 实现逻辑的基础单元，其通过存储预先计算的值实现组合逻辑功能。硬件结构领域熟悉可配置逻辑块（CLB）的组成，包括多个 LUT、触发器等组件如何协同工作。知道输入输出块（IOB）能提供多种电气标准的接口，以及它在实现与外部设备高效连接中的作用。设计流程要点设计流程从使用 Verilog 或 VHDL 进行设计输入开始，到综合、实现、时序分析再到编程下载。综合是将高层次描述转化为门级网表，需了解如何设置约束条件以优化综合结果。在布局布线阶段，要明白这一步对设计性能的影响以及如何查看和优化布局布线结果。编程与开发关键对于 Verilog 和 VHDL，掌握它们的基本语法和编程风格。比如 Verilog 中阻塞赋值和非阻塞赋值的区别，以及在不同场景下的应用。VHDL 中实体与结构体的设计方式、信号与变量的合理运用等。时序相关核心建立时间

2024-09-09

基于FPGA的VGA显示图片

用fpga实现vga显示图片，含详细代码解析和项目介绍。FPGA（现场可编程门阵列）在数字图像领域有着广泛的应用前景。本项目聚焦于使用 FPGA 实现 VGA 显示图片。VGA 是一种成熟且被广泛应用的视频显示标准，它通过水平同步（HSync）、垂直同步（VSync）信号以及红（R）、绿（G）、蓝（B）三原色信号的协同工作来构建清晰的图像。通过该项目，我们可以深入理解数字图像在硬件层面的传输与显示原理，同时也能充分发挥 FPGA 可灵活编程的优势。在水平同步信号生成部分，当h_count小于 96 时，HSync信号拉低，这是根据 VGA 标准的水平同步脉冲宽度来设置的。当h_count在一个水平扫描周期（H_ACTIVE + 16）内时，计数器递增，超出则归零重新开始计数。对于垂直同步信号，原理类似。当v_count小于 2 时，VSync信号拉低，根据水平计数器的特定状态来触发垂直计数器的递增，当垂直计数器达到V_ACTIVE + 10时归零。在图像数据读取部分，通过组合逻辑（always @(*)），根据当前的垂直和水平像素位置（{v_count, h_count}）完成存储

2024-09-09

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

ddr控制器测试代码部分

一种切实可行的ddr2控制器设计文档

仿真模型软件的详细使用方法

fpga进阶篇之千兆网程序开发

fpga领域参考书籍学习-进阶篇

基于FPGA的SD NAND读写测试（图文并茂+源代码+详细注释）

HMC830寄存器配置的FPGA实现，通过SPI接口时序完成配置

基于FPGA的sobel边缘检测算法实现

基于fpga的会议发言限时器实验项目设计（VHDL实现）

基于FPGA的DDS信号发生器（图文并茂+深度原理解析）

fpga课程设计指导书

FPGA串口接收发送模块+用于片间信号传输数据

基于FPGA，通过IIC通信的EEPROM数据写入和读出实际工程案例

电子工程 + FPGA + 等精度测量法 + 频率计设计 利用 FPGA 实现等精度测量法的频率计，可精确测量频率

FPGA数码管显示之74HC595芯片驱动（详细代码注释+仿真）

基于FPGA的W25Q16型号的FLASH芯片全擦除实验

HMC7044芯片配置及使用说明，详细代码和仿真时序图

VSCode C/C++ 环境配置教程

基于FPGA的数码管计时器

git分布式版本控制工具安装包

fpga串口连续发送多个数据

FPGA面试常见问题(含详细解析及代码)

基于FPGA的VGA显示图片

空空如也

电子工程 + FPGA + 等精度测量法 + 频率计设计利用 FPGA 实现等精度测量法的频率计，可精确测量频率