ZYNQ OCM和DDR核间数据共享速度测试

已于 2022-04-15 18:43:48 修改
阅读量3.7k 收藏 18
点赞数 1
CC 4.0 BY-SA版权
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发 arm开发
于 2021-06-04 23:23:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/117574896
本文介绍了ZYNQ FPGA中CPU0和CPU1使用OCM及DDR进行核间数据共享的测试。在裸机环境下，OCM传输速度分别为10MB/S（1024字节）、13MB/S（4096字节）和25MB/S以上（256K字节）。DDR在裸机测试中，8192字节传输速度在12-48Mb。在Linux下，使用SMP架构的核间交互速率较高，而AMP和openAMP架构因中断次数影响速度，但在大包长情况下，AMP接近SMP。

一，核间CPU0和CPU1数据共享有两种方式，一是使用DDR的方式，二是使用OCM的方式，然后使用软中断通知彼此。要是CPU处理任务过于繁重，需要启动双核进行任务分配，核间交互的速度决定了ZYNQ处理性能能否够， 核间数据传输的速度是多少资料很少，这里我们用板子测试一下。

使用软件：vivado2017.4，使用芯片:XC7Z035FFG676-2，DDR型号：MT41J128M16RE-125

二，使用OCM进行数据共享

1,OCM地址分配

2，裸机状态下OCM共享数据速度测试，单位MB

了解本专栏 订阅专栏 解锁全文 超级会员免费看
ZYNQ OCM与DDR核间数据共享速度测试全解析：从原理到创新优化
QQ_778132974的博客
05-16 323
通过实测分析，OCM在低延迟场景优势显著，而DDR适合大数据存储。混合存储架构与动态调度策略可有效平衡性能与资源消耗。智能预测算法：基于历史数据动态调整存储阈值。硬件辅助同步：利用PL实现零拷贝数据传输。参考资料ZYNQ Cache一致性问题解决方案TI多核通信策略Xilinx DMA与Cache处理通过本文的代码与优化思路，开发者可快速实现高效的核间通信系统，充分发挥ZYNQ多核架构的潜力。
ZYNQ OCM与DDR核间数据共享速度测试：原理、实现与优化指南
QQ_778132974的博客
05-07 295
通过本文的测试与分析，开发者可依据具体需求选择OCM或DDR作为核间通信媒介。未来，随着ZYNQ芯片的迭代，3D堆叠存储与更智能的缓存管理算法将进一步释放异构计算的潜力。立即动手实验，探索你的优化方案吧！参考文献ZYNQ OCM和DDR核间数据共享速度测试DDR内存终极优化指南Zynq DDR带宽测试实践核间信号量与中断机制DDR布线指南源码获取：访问GitHub仓库获取完整工程与测试脚本。
zynq平台PS端对DDR绝对地址访问
热门推荐
anpingbo的专栏
12-26 1万+
当PL端需要通过AXI总线访问DDR时，而PS端同样要访问到DDR，为了实现PL和PS对相同地址访问，可以通过定义变量到绝对地址的方法。 1. 单个变量 当只有一个变量情形下，可以定义一个指向DDR内存中的指针，比如： int* p=(int*)(0x100000); 2. 数组 对于数组不能用分配指针的方式来分配地址，这样在通过指针写或者读数据时，有可能同其它变量发生冲突。 需要修改l
Zynq UltraScale Linux A53和裸机 R5共享内存通信
weixin_43873379的博客
03-14 5522
A53&R5 Shared Mem通信
Zynq 【SDK裸机开发之PS】——DDR的内存分配使用详解
shizhibuyi1234的博客
04-27 6694
Zynq如果跑操作系统的话，内存管理的工作都会交给系统来操作，但是如果是裸机的话，则需要自己对DDR3的内存进行管理。
ZYNQ DDR读写实验 与 简单的双核共享内存通信（LINUX + BARE METAL）
weixin_41922484的博客
12-26 1万+
目录一、参考资料二、裸机下，读写DDR三、LINUX下，读写DDR 一、参考资料 Zynq构建SoC系统深度学习笔记-03-PS读写DDR内存(1) 通过devmem访问物理地址 二、裸机下，读写DDR 测试代码如下： #include <stdio.h> #include "platform.h" #include "xil_printf.h" #include "xil_io....
基于ZYNQ的双核CPU之间的通信
zhangningning1996的博客
06-23 9458
基于ZYNQ的AMP架构双核应用程序开发项目简述CPU0代码CPU1代码运行结果双核CPU的固化SD卡总结 项目简述 我们都知道ZYNQ中有两个ARM核，但是如何使ZYNQ运行这两个ARM核，以及双核之间的数据如何进行交互是非常重要的问题。双核CPU的运行方式主要有两种：1、SMP 对称处理器架构 ，2、 AMP 非对称处理器架构，SMP结构双核之间的关系比较密切，AMP架构双核之间逻辑关系较小，开发难度也比较简单。 工程描述：运行ZYNQ的两个ARM核，同时利用OCM3进行双核之间简单的数据交互。 本次实
突破跨界传输瓶颈：Zynq OCM与DDR核间数据共享性能深度调优
QQ_778132974的博客
05-09 892
/ 实现原子操作增强// 实现原子操作增强 # define AXI_ATOMIC_INC(addr) \ asm volatile("amoswap.w.aq %0, %1, (%2)" \ : "=r"(ret_val) \ : "r"(1) , "r"(addr))
ZYNQ多核数据高速公路：OCM与DDR性能对决与创新优化实践
最新发布
QQ_778132974的博客
05-21 471
通过本文的深度技术探索，我们不仅揭开了ZYNQ存储子系统的神秘面纱，更构建起一套完整的性能优化体系。在万物互联的智能时代，存储性能的每毫秒优化都将产生巨大价值。根据应用场景建立内存使用画像定期进行性能基准测试探索硬件加速与软件优化的黄金平衡点期待您在评论区分享实战经验！点击关注获取更多ZYNQ深度技术解析。
【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验
“逛丢一只鞋”的博客
12-23 4584
文章目录FPGA 片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILA IP核生成bitstreamFPGA 片内 ROM 读写测试实验创建ROM初始化文件添加ROM IP核ROM测试程序编写绑定引脚testbeach仿真 FPGA 片内RAM读写测试实验 实验原理 Xilinx在 VIVADO 里为我们已经提供了 RAM 的 IP 核 , 我们 只需 通过 IP 核例化一个 R A M 根据
Zynq7000系列双核同时运行调试工程及文档说明
11-22
Zynq7000系列双核同时运行调试源码及文档说明－xapp1079-xapp1078(调试通过)
zynq7000双核AMP工程
12-09
1、在CORE0中搭建TCP server 2、编写定时器中断库函数，增加定时间中断，定时间0.25S中断一次，用于TCP网络通信 3、介绍双核通信、数据交换、协同运行的基本原理 4、编写C驱动代码实现CORE0与CORE1间软件中断的触发与响应 5、编写C驱动代码实现CORE0与CORE1间通过共享内存方式传递数据 6、介绍分析DCache的一致性问题 7、CORE0通过TCP Server接收网络调试助手发送的数据 8、CORE1通过串口将CORE0所传递的来自网络调试助手的数据输出 9、修改FSBL工程的bsp，并在CORE0编写C驱动代码实现双核的QSPI BOOT 10、烧写bin文件，重启开发板验证双核BOOT是否成功，双核运行是否正常
zynq双核通信
lichen_6398的博客
08-15 7395
双核通信的基础是已经建立好了双核工程，且配置完成。 两个CPU之间传递数据，采用了共享内存，共享内存设置在OCM（On Chip Memory）内 在没有做其他设置的情况下ZYNQ上电后地址空间分别如上图所示。OCM共256KB按照64KB分为4块，其中前三块在SDK中表述为RAM0占192KB处于地址空间的最开头和DDR共用地址空间，最后一块64KB处于地址空间的最后。ZYNQ的DDR固...
Zynq处理器的DDR控制器详解
uote_e的博客
07-01 2426
在软件代码中，我们需要调用DDR控制器的API函数，如Xil_DCacheFlush()、Xil_DCacheInvalidate()、Xil_DCacheDisable()等。其中，可编程逻辑部分是由Xilinx FPGA实现的，而DDR控制器则是Zynq处理器中重要的组成部分之一。此时，时序控制十分关键。首先，Zynq的DDR控制器支持多种接口类型，包括DDR、DDR2、DDR3和LPDDR等。总之，Zynq DDR控制器是Zynq处理器中重要的组成部分之一，其性能直接影响到系统整体的性能表现。
ZYNQ-双核AMP通信（一）
Vuko_Coding Zone
07-24 7819
学习内容 本文首先介绍了双核AMP通信的相关内容，接着进行设计AMP双核通信的工程，完成功能验证。
ZYNQ 双核运行并交互，一个linux，一个裸核
OpenFPGA的博客
05-15 6395
ZYNQ 双核运行并交互，一个linux，一个裸核前言需要掌握的知识硬件平台的建立裸机流水灯工程的准备和验证petalinux 2018.2 工程的建立打包程序包括流水灯程序2：设置linux 为 单核petalinux 核和裸机流水灯核的交互 前言 zynq 7000 一般有2个cpu （arm A9)，我们一般都用一个cpu0，本实验让2个cpu 都运行起来，cpu0 运行操作系统petalinux 2018.2， cpu1: 裸机流水灯。同时通过共享内存的方式，实现2个核之间的交互。 关于zynq 双
Zynq7000 双核运行 核间通信 防止访问冲突经验总结
|-青青子衿-| 的专栏
04-16 3166
1. 平台说明 芯片：XC7Z020； 系统：双裸核程序，CPU0和CPU1 均使能cache。 2. 大块共享内存访问 1）一维数组访问 #define u32 (unsigned int) #define SHARE_MEM 0x05000000 //第一数组的起始地址 #define MEM_LEN ...
Zynq7000 双核运行 L2Cache 寄存器配置 划分Cache
|-青青子衿-| 的专栏
05-08 5429
1. 开发环境 SDK2018.1， 双裸核运行。芯片XC7Z020 开发时遇到CPU1无法读取共享DDR内存的数据， 共享地址设为0x04000000。 2. 想到可能是共享Cache的问题，L2Cache共512KB，Zynq7000共有 8way， 每way 有64KBL2cache。 默认使能Cache时，CPU1和CPU0是共享L2Cache的。 ...
ZYNQ基础----双核AMP
black_pigeon博客
07-01 2949
AMP是什么东东 类型 描述 AMP (非对称多进程） 多个核心相对独立的运行不同的任务，每个核心可能运行不同的操作系统或裸机程序但是有一个主要核心，用来控制整个系统以及其它从核心的运行。 SMP（对称多进程） 一个操作系统同等的管理各个内核，例如 PC 机 BMP（受约束多进程） 与 SMP 类似，但开发者可以指定将某个任务仅在某个指定内核上执行   通常情况下，ZYNQ只运行一个CPU，如需要使用到两个CPU 需要进行相应的设置才行。 建立工程   搭建一个ZYNQ最小系统
ZYNQ中PS与PL通过BRAM实现高效数据交互
本文所描述的“ZYNQ PS与PL BRAM交互”项目，聚焦于利用BRAM（Block RAM，块RAM）作为共享存储资源，通过AXI总线协议实现PS与PL之间的高速、可靠数据通信。该方案不仅具备良好的实时性与灵活性，而且适用于多种应用...
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值