乾乾-优快云博客

原创 AI DeepSeek-R1 Windos 10 环境搭建

AI DeepSeek-R1 Windos 环境搭建

2025-01-30 22:51:06 391

原创 xilinx xdma drive 传输8MB以上数据受限的问题

先准备好VS + WDK的驱动开发环境。需要下载VS、SDK和WDK，其中SDK和WDK的版本必须匹配。比如SDK是10.1.22000，那么WDK也要是10.1.22000。VS2019+WDK10开发环境搭建moddemod-优快云博客_vs2019+wdk10。VS2019+WDK环境搭建_2.0的博客-优快云博客_vs2019 wdk。VS2019 + WDK环境的搭建。

2024-05-12 03:58:11 813

原创 XDMA Windos Drive编译

fpga xdma drive

2024-03-31 05:53:04 1395 1

原创 ubunt18.04.4 安装petalinux2022.2

ubuntu 安装 petalinux 2022.2

2023-11-07 15:51:23 516

原创 FPGA BGA 芯片植球 - PCB焊盘与钢网和锡球

因此，在确定锡膏球尺寸之前，建议与PCB制造商、组装工厂或专业的PCB设计工程师进行进一步讨论和咨询，以确保选择适合您具体情况的锡膏球尺寸。选择正确的锡膏球尺寸是根据BGA芯片焊盘和PCB焊盘的尺寸来确定的。通常，锡膏球的直径应略小于焊盘的直径，以确保焊膏能够适当地涂覆焊盘而不超出其边缘。考虑到BGA芯片焊盘直径为0.6mm，PCB焊盘直径为0.5mm，可以选择0.45mm或稍小一些的锡膏球尺寸。BGA 芯片植球，BGA芯片焊盘是0.6 PCB 焊盘是0.5 ，钢网与锡球的选择。

2023-06-22 10:57:57 3411

原创 chatgpt

chatgpt github

2023-03-18 22:31:40 232

原创 KCU105 XDMA 测试

kcu105

2023-03-01 01:59:04 494

原创 petalinux 2020.2 离线编译

petalinux 2020.2 离线编译

2023-02-15 21:29:04 894

原创 [BD 41-758] The following clock pins are not connected to a valid clock source

[BD 41-758] The following clock

2023-02-14 15:31:12 916

原创 lspci

lspci

2023-02-05 01:10:19 200

原创 PETALINUX

PETALINUX

2023-01-26 16:13:46 870

原创 FPGA PCIE

PCIE

2023-01-26 16:10:02 970

原创 FPGA DIR

FPGA DIR

2023-01-26 16:07:19 1003

原创 Supported SSDs

SSD

2023-01-26 16:04:28 779

原创 PetaLinux

PETALINUX

2023-01-26 16:01:10 1108

原创 xdma linux 驱动

xdma drive

2022-12-09 03:43:07 2965

原创 fpga nvme 寄存器

nvme

2022-11-18 04:59:20 1721

原创 FPGA NVME SSD

FPGA NVME SSD

2022-11-13 08:37:43 1970

原创 AXI4-Lite 协议读写 BRAM 并仿真验证

AXI4-Lite协议读写BRAM

2022-10-24 17:21:10 1837 2

原创 zynq 交叉编译工具链

交叉编译工具链

2022-10-16 11:03:55 350

原创 linux 内核源码

linux 内核源码

2022-10-16 02:16:04 547

原创 Linaro 交叉编译工具

Linaro 交叉编译工具

2022-10-10 00:19:40 1175

原创 FPGA SSD 配置

FPGA BUILD SSD

2022-09-22 23:07:34 395

原创 FPGA NVMe SSD SQ

FPGA NVMe SSD

2022-09-20 07:31:46 686

原创 PCIE

PCIE 基础

2022-09-20 07:24:47 628

原创【无标题】

FPGA SSD

2022-09-20 07:09:28 303

原创板卡zc706 SSD

ZC706 ssd

2022-09-17 12:46:36 355

原创 petalinx nvme ssd 总结

petalinx nvme ssd 总结

2022-09-17 12:45:23 382

原创 Xlinx 裸机编程 Dcahe 问题

Xlinx 裸机编程 Dcahe 问题

2022-09-17 12:04:20 329

原创 BIT &类型定义

C语言BIT 与数据类型集合

2022-09-15 01:42:23 173

原创字符串逆序 C语言

字符串逆序 C语言

2022-09-15 00:39:59 564

原创 zynq pl访问ps ddr

zynq pl 读写ps ddr

2022-09-11 04:16:05 3211

原创 linux Cpu 频率.

linux cpu 频率

2022-09-04 18:27:54 6708

原创 Linux 多线程速度测试

Linux 多线程速度测试

2022-09-01 02:44:54 518

原创 linux pthread

linux pthread

2022-09-01 02:29:15 146

原创 ZYNQ 程序编译

ZYNQ 程序编译

2022-08-27 20:02:42 220

原创 Xilinx XDMA的PCIE通信

xilinx xdma

2022-08-27 02:49:17 689

mmwave-studio-02-01-01-00

mmwave_studio_02_01_01_00 雷达

2024-06-09

Ersa-Catalog-Rework-Inspection-en (1).pdf

Ersa-Catalog-Rework-Inspection-en (1) 艾莎BGA返修台

2023-06-08

Xilinx 指定的 CP210x_VCP_Windows.zip

Xilinx CP210 串口驱动

2022-07-08

SSD 基本工作原理.pdf

SSD主控通过若干个通道（channel）并行操作多块FLASH颗粒，类似RAID0，大大提高底层的带宽。举个例子，假设主控与FLASH颗粒之间有8个通道，每个通道上挂载了一个闪存颗粒，HOST与FLASH之间数据传输速率为200MB/s。该闪存颗粒Page大小为8KB，FLASH page的读取时间为Tr=50us，平均写入时间为Tp=800us，8KB数据传输时间为Tx=40us。那么底层读取最大带宽为（8KB/(50us+40us)）*8 = 711MB/s，写入最大带宽为 (8KB/(800us+40us))*8 = 76MB/s。从上可以看出，要提高底层带宽，可以增加底层并行的颗粒数目，也可以选择速度快的FLASH颗粒（或者让速度慢的颗粒变快，比如MLC配成SLC使用）。

2019-08-16

scikit-learn 线性回归详细注释

自己写的，使用scikit-learn 线性回归算法，带有详细注释，带有表格，可以用来学习。

2019-03-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人