vivado 如何设置安全状态机模式

读书点滴

已于 2025-02-16 11:05:03 修改

阅读量1.2w

点赞数 10

分类专栏： FPGA自学之路文章标签： fpga 单片机嵌入式硬件

于 2021-11-20 10:34:18 首次发布

本文链接：https://blog.youkuaiyun.com/hw123_/article/details/121435608

版权

首先我们要明白为什么要设置安全状态机模式。

具体可以参考以下文章

[doc] FPGA设计中状态机安全性研究 - 豆丁网 (docin.com)

我们在写状态机的时候，会添加default语句（vhdl是ohters）分支，当出现异常状态时，保证状态机能跳转到正常状态。但是EDA工具会对default语句有意的自动忽视，这是对状态机进行优化的结果，故我们需要设置安全状态机模式，保证当出现异常状态时，保证状态机能跳转到正常状态。

在ISE中可以通过设置综合选项，Sefe implement 进行安全状态机设置。

而在vivado中在综合选项中无法进行设置，在其论坛上找到答案。

Xilinx Customer Communityhttps://support.xilinx.com/s/?language=en_US

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

读书点滴

关注关注

10
点赞
踩
180

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

vivado FSM_SAFE_STATE

cckkppll的博客

07-13

1880

vivado FSM_SAFE_STATE

【FPGA】Vivado状态机设计

weixin_44413191的博客

07-22

4847

本文为 FPGA 学习总结，欢迎分享交流。运行环境 windows10； Vivado 2018.3 Modelsim 10.7 状态机是数字逻辑系统的核心，是重要的时序电路。通常包括三个部分：一是下一个状态的逻辑电路，二是存储状态机当前状态的时序逻辑电路，三是输出组合逻辑电路。状态机的结构如下图：根据状态机的输出信号是否与电路的输入有关分为 Mealy 型状态机和 Moore 型状态机。电路的输出信号与电路当前状态和电路的输入有关，称为 Mealy 型状态机；电路的输出信号仅与电路当前状态有关

参与评论您还未登录，请先登录后发表或查看评论

状态机的安全实现

qq_37960317的博客

07-21

4420

在设计中，为了保证状态机的正确运行，一般在综合时选择状态机安全实现，能够使状态机进入错误状态时，自动跳转到复位状态。在使用synplify 进行综合时，首先需要将综合选项FSM compiler和FSM Explorer去掉，关于这两个选项的所用可以参见Synplify 使用过程中最常用的选项及命令的介绍。另外，在综合时为了保证状态机被正确综合为安全状态机，需要添加约束，例 reg [5:0]FSM_CS /*synthesis syn_encoding =“onehot,safe” */;这样才

ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧

weiyunguan8611的博客

09-02

8万+

由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。出现的原因是在程序中声明了两......

quartus和vivado查看是否生成状态机

最新发布

weixin_44714064的博客

03-07

307

找到工程下.runs文件夹下的synth_1中的.vds文件，用文本编辑器打开后，搜索“FSM”，有如下内容：INFO: [Synth 8-802] inferred FSM for state register 'state_reg' in module 'xxx'。1）在RTL Viewer中出现一个黄色的模块，放大后可以看到模块名为state，且模块的接口中包括我们定义的状态。在State Machine Viewer中，出现状态机表格，内容包括：源状态、目标状态和跳转条件。2）（此项不一定都有）

Vivado使用：操作篇两种工作模式（一）

风中少年的博客

06-17

1663

Vivado提供了两种运行模式：ProjectMode和Non-ProjectMode，开发人员可以自行选择一种来进行开发。两种工作模式介绍 1. ProjectMode 工程模式下，Vivado会基于工程的方法自动管理设计的过程和设计数据。工程模式下，既可以通过图像界面下操作（GUI操作，鼠标...

Vivado常用综合选项的设置

铭云石

03-19

1万+

-flatten_hierarchy full:综合时将原始设计打平，只保留顶层层次，执行边界优化 none:综合时完全保留原始设计层次，不执行边界优化 rebuilt:综合时将原始设计打平，执行边界优化，综合后将网表文件按照原始层次显示，故与原始层次相似。当-flatten_hierarchy为none时消耗的寄存器最多，建议其设定为默认值rebuilt。 -fsm_extrac...

使用vivado软件，状态机方法进行FPGA序列检测

03-28

使用vivado编写FPGA代码进行序列检测，其中附件中给出了具体的状态机结构，以及文件的提示。

Vivado使用：操作篇两种工作模式（二）

风中少年的博客

06-13

4206

两种模式基本设计实现这里以Vivado自带的wavegen为例，通过用Tcl脚本的方式分别执行Non-Project模式和Project模式。这实现需要将RTL文件放在Src文件夹下，约束文件放在XDC文件夹下，而IP放置在IP文件夹下。该工程的GUI操作参见：https://blog.csdn....

FPGA-状态机

伊木子曦的博客

05-03

1777

文章目录一、状态机的种类1. Moore型状态机2. Mealy型状态机二、状态机要素三、任务一四、任务二五、总结任务要求： 1.根据以下描述功能用verilog编写一段代码，并用状态机来实现该功能。（1）状态机：实现一个测试过程，该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态；用时间来控制该过程，90秒内完成该过程；（2）描述状态跳转时间；（3）编码实现。 2. 画出可以检测10010串的状态图, 并用verilog编程实现之。一、状态机的

FPGA学习_状态机：使用vivado写一个简单的状态机程序，模拟自动售货机售卖可乐

qq_45248833的博客

06-09

2613

观察仿真结果可知：在第2、3个时钟周期分别投入了0.5元，第4、5个时钟周期分别投入了1元，共计3元，此时state值为4（two状态），因为是非阻塞赋值，所以在下一个时钟周期才会吐出可乐和找零0.5元，同时state跳转为0（idle状态）。Moore状态机和Mealy状态机：Moore状态机的输出只与当前状态有关，而Mealy状态机的输出不仅与当前状态有关，还与输入信号有关。同步状态机和异步状态机：同步状态机的状态转移和输出逻辑都与时钟信号同步，而异步状态机的状态转移和输出逻辑不与时钟信号同步。

FPGA设计规范、代码优化方法和准则

Kevin

06-12

2958

一、代码设计1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制，格雷码电路防止被综合工具优化掉。a)自行设计的格雷码FIFO（一般用于连续数据流跨时钟域）用Synplify综合时，为了防止被优化需要添加综合引导语句：“synthesis_syn_preserve = 1”；b)各种综合工具均有状态机安全模式，综合时候建议打开。2、电路中所有寄存器、状态机、计数器、FIFO在单板上电...

VIVADO常用设置综合属性

fzhykx的博客

04-03

3954

https://blog.youkuaiyun.com/FPGADesigner/article/details/82083829

状态机 和状态模式

孙青云的博客

10-29

5961

状态机简写为FSM（Finite State Machine），主要分为2大类：有限状态机，（英语：Finite-state > machine, FSM），又称有限状态自动机。第一类，若输出只和状态有关而与输入无关，则称为Moore状态机第二类，输出不仅和状态有关而且和输入有关系，则称为Mealy状态机 1 . 介绍状态机可归纳为4个要素，即现态、条件、动作、次态。这样的归纳

【 Vivado 】使用工程模式

Reborn Lee

12-23

6888

目录 Overview Project Mode Advantages Creating Projects Different Types of Projects Managing Source Files in Project Mode Using Remote, Read-Only Sources Archiving Projects Creating a Tcl Scr...

设计模式：一目了然的状态机图

热门推荐

智小星的博客

08-11

11万+

从第一次认识到状态机这个概念，程序设计似乎就从未离开过它，通过广大网友的技术分享，本文对状态机再做一次总结。了解什么是状态机图，它的使用场景是什么？一、什么是状态机？做产品的时候，我们总能遇到一些比较复杂的逻辑问题，而普通的流程图，或时序图对于对象和状态的解读缺乏直观的描述。这里我们推荐使用简单的状态图来对逻辑问题进行描述：有限状态机，（英语：Finite-state mac......

使用ISE/ModelSim显示状态机转移图

weixin_30520015的博客

09-06

4086

用状态机思想编写的verilog代码生成状态机图会很方便检查和调试，quartus好像可以直接生成，ISE不行，需要用modelsim，步骤如下。右键单击Simulate Behavioral Model，选择Process Properties。然后把Property display level改为Advanced，在Other VSIM Command Line Options下面...

FPGA开发全攻略——ISE基本操作

weixin_30950887的博客

05-16

2288

原文链接： FPGA实战开发技巧（2） FPGA开发全攻略连载之十二：FPGA实战开发技巧（3） FPGA开发全攻略连载之十二：FPGA实战开发技巧（4） 5.2 如何进行FPGA设计早期系统规划作者：Ricky Su (www.rickysu.com) 这篇文章讲述了如何用工具提高效率的方法，适用程度因人而异。 Situation:在对FPGA 设计进行最初步的系统规划的...

记一个Verilog一段式状态机的低级错误

qq_16923717的博客

10-30

2277

问题是这样的：我想在某个状态state1下根据输入a改变输出b的值，但是在芯片里运行的时候发现只要状态维持在state1下，b的值始终是从上一个状态跳到state1时的值，只有在state1变化的边沿，b的值才会根据输入a更新。原代码如下： always @ (posedge clk) begin if (rst) begin b &amp;amp;amp;lt;= 'd0; ...

vivado状态机实现

08-24

在Vivado中，状态机的实现通常是通过使用HDL（硬件描述语言）来描述状态机的逻辑电路。通过在Vivado中创建一个新的工程，并使用HDL语言（例如Verilog或VHDL）编写状态机的逻辑代码。这些代码将定义状态机的状态转换、输出逻辑以及时序逻辑，从而实现所需的功能。然后，你可以将代码编译并综合为目标设备的位文件，以在FPGA或ASIC上实现状态机。在Vivado中，你可以使用仿真工具来验证状态机的正确性，并观察其输出结果。123 #### 引用[.reference_title] - *1* *2* *3* [【FPGA】Vivado状态机设计](https://blog.youkuaiyun.com/weixin_44413191/article/details/107516559)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]