Java虚拟机——Java内存模型与线程 [待更新]

本文探讨了Java内存模型(JMM)的概念及其如何解决不同硬件平台上的内存访问差异问题,详细介绍了volatile变量的作用和使用场景,并分析了线程安全的实现方法。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

12.2硬件的效率与一致性

处理器与内存速度矛盾-->

1.引入高速缓存-->新的问题:缓存一致性(Cache Coherence)

 

2.指令重排优化( Instruction Reorder)

保证结果与顺序执行结果一致,但不保证程序中各个语句计算先后顺序与输入代码的顺序一致.

 

12.3 Java内存模型( Java Memory Model, JMM)

屏蔽屌各种硬件和操作系统的内存访问差异,以实现让Java程序在各种平台下都能达到一致的内存访问效果.

 

12.3.3 volatile型变量的特殊规则

1.保证此变量对所有线程的可见性.(当一条线程修改了这个变量的值,新值对于其他线程是可以立刻得知的.)

2.禁止指令重排优化.

对于第二点,有一个非常经典的例子就是DCL (double check lock)的使用.

如下:

public static SingletongetInstance()
{
if (instance == null)
{
synchronized(Singleton.class) { //1
if (instance == null) //2
instance = new Singleton(); //3
}
}
return instance;
}

 

  因为Instruction Reorder的关系,其中的instance=new Singleton ()会出一点问题:

这句假设分为三步
1.
先申请内存 2.构造Singleton 3.instance指向新的内存区域
如果不进行指令重排,这个是没问题的.
如果指令重排后执行顺序是. 1 3 2.这就导致执行3,instance已经非null,此时若恰好有别的线程重新访问get_instance函数.将得到instancenull的结果,并此时返回一个还没执行完构造函数的instance实例.从而出错.
但是volatile关键字的第二个语义,便是禁止指令重排优化’.
因此,如果把instance变量声明为 volatile , 双重检测法似乎也是work.
如下:

private static volatile Singleton instance;

 

 

12.3.5 原子性可见性 有序性

12.3.6 先行发生原则

                1.程序次序规则             (控制流顺序)

                2.管程锁定规则             (同一个锁中unlock先于下一个lock)

                3.volatile变量规则        (写操作先于读操作)

                4.线程启动规则

                5.线程终止规则

                6.线程中断规则

                7.对象终结规则

                8.传递性

 

 

12.4 Java与线程

               

13.2 线程安全

13.2.1五类划分

                13.2.2实现线程安全的方法

                               1互斥同步

                                               Synchronize关键字

1.      synchronize同步块对同一线程是可重入的,不会锁死自己

2.      同步块在已进入的线程执行完之前,会阻塞后面的其他线程进入

3.      阻塞或唤醒线程需要从用户态转到和心态,因此可能耗费很多时间, synchronize是一个重量级(Heavyweight)的操作

 

2 非阻塞同步

13.3锁优化

                1.自旋锁与自适应自旋(忙循环以避免挂起,恢复线程)

                2.锁消除 (虚拟机的优化)

                3.锁粗化 (避免频繁lockunlock)

                4.轻量轻锁

                5.偏向锁

内容概要:本文详细介绍了基于FPGA的144输出通道可切换电压源系统的设计实现,涵盖系统总体架构、FPGA硬件设计、上位机软件设计以及系统集成方案。系统由上位机控制软件(PC端)、FPGA控制核心和高压输出模块(144通道)三部分组成。FPGA硬件设计部分详细描述了Verilog代码实现,包括PWM生成模块、UART通信模块和温度监控模块。硬件设计说明中提及了FPGA选型、PWM生成方式、通信接口、高压输出模块和保护电路的设计要点。上位机软件采用Python编写,实现了设备连接、命令发送、序列控制等功能,并提供了一个图形用户界面(GUI)用于方便的操作和配置。 适合人群:具备一定硬件设计和编程基础的电子工程师、FPGA开发者及科研人员。 使用场景及目标:①适用于需要精确控制多通道电压输出的实验环境或工业应用场景;②帮助用户理解和掌握FPGA在复杂控制系统中的应用,包括PWM控制、UART通信及多通道信号处理;③为研究人员提供一个可扩展的平台,用于测试和验证不同的电压源控制算法和策略。 阅读建议:由于涉及硬件和软件两方面的内容,建议读者先熟悉FPGA基础知识和Verilog语言,同时具备一定的Python编程经验。在阅读过程中,应结合硬件电路图和代码注释,逐步理解系统的各个组成部分及其相互关系。此外,实际动手搭建和调试该系统将有助于加深对整个设计的理解。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值