1 reg[12:0] Adder_Out;
2 reg[11:0] Adder_In1,Adder_In2;
3 Adder_Out <= {Adder_In1[11],Adder_In1} + {Adder_In2[11],Adder_In2};Verilog 补码加法符号位的处理
最新推荐文章于 2025-03-28 16:50:13 发布
1 reg[12:0] Adder_Out;
2 reg[11:0] Adder_In1,Adder_In2;
3 Adder_Out <= {Adder_In1[11],Adder_In1} + {Adder_In2[11],Adder_In2};
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
扫一扫
2012
