- 博客(3)
- 收藏
- 关注
RSS订阅原创 HDLbits笔记
HDLBitsCreated: Apr 25, 2021Created by: Martin MaTags: WorkImplicit nets are often a source of hard-to-detect bugs. In Verilog, net-type signals can be implicitly created by an assign statement or by attaching something undeclared to a module port. Imp
2021-04-26 10:25:30
501
原创 FPGA-时序分析基础（2）
必需的SDC约束（Required SDC Constraints）（1）时钟约束:理想时钟约束(Ideal clock constraints)有两种类型的时钟约束：基本时钟：绝对时钟/基准时钟：由器件输入管脚输入的时钟；虚拟时钟：驱动外部器件的时钟，不真正进入fpga内部,为IO时序分析确定正确的发送、锁存沿的相对关系。衍生时钟：(来自fpga内部的基本时钟或其他的衍生时钟，其与时钟源之间必须定义明确的关系)如：pll的输出时钟就是衍生时钟，它在一定程度上与pll的输入时钟相关
2021-04-23 09:11:31
632
原创 FPGA-时序分析基础（1）
FPGA时序分析基础–基本概念1、launch edge & latch edgeLaunch edge（启动沿）: 源寄存器（REG1）发送数据的时钟沿。Latch edge（锁存沿）: 目标寄存器（REG2）接收并锁存数据的时钟沿。2、Data Arrival Time (数据到达时间) & Clock Arrival Time (时钟到达时间)数据到达时间是指在启动沿之后，数据从源寄存器开始发送到目标寄存器的D端开始接收所经过的时间。时钟到达时间是指锁存沿之后，时钟
2021-04-22 16:52:58
1116
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人