七七CC-优快云博客

原创 NC在终端的交互命令，运行，中断，退出，查看时间

摘要：在NC仿真中查看运行时间可按Ctrl+C中断后输入"simTime"。要继续仿真，在提示符下输入"run"继续运行，或"run 100"运行指定时间单位，"resume"功能与"run"相同。输入"exit"可完全退出仿真。这些命令提供了灵活控制NC仿真的方法。

2025-06-25 10:06:54 172

原创 IC后仿存储波形，verdi查看

/ 记录 u_processor 模块及其下一层子模块。// 记录顶层模块的所有信号（包括子模块）// 指定要记录的信号层次和范围。// 仅记录 reset 信号。// 指定波形文件名。// 仅记录 clk 信号。// 强制刷新波形到磁盘。

2025-06-25 09:12:08 290

原创 emacs

关闭方式：(setq line-number-mode nll)开启方式：(setq line-number-mode t)如果要在启动的时候开启或者关闭，可以使用.emacs文件进行指定配置。

2025-03-17 17:01:11 260

原创 UVM构造函数

通俗讲解SystemVerilog中的UVM构造函数及其super.new调用：在SystemVerilog的UVM（Universal Verification Methodology，通用验证方法学）框架里，我们经常会创建各种测试组件，比如driver（驱动器）、monitor（监视器）等。这些组件就像是搭建测试环境的积木，而就是用来生产这些积木的“工厂方法”，我们称之为构造函数。

2025-01-24 16:58:52 277

原创 vim处理文本

1. ctrl+v 这样会启动可视模式，按 j/k 可以发现它能够在一列上面选中字符。2. 按下 G 这样可以从文本的第一行选中到最后一行。vim删除列的方法：(用于处理一列空白)3. 按下 x 就会把这一列删掉。

2024-07-08 09:33:12 171

在Verilog中，如果在if-else语句中不写else分支或者使用case语句时没有覆盖所有的情况，就会产生latch。这是因为在这种情况下，Verilog编译器无法确定变量的值应该是什么，因此会将其存储在latch中，以便在未来的时钟周期中使用。 latch易产生毛刺的原因是因为它们的输出值取决于它们的输入值和时钟信号。如果输入信号发生变化，但时钟信号没有发生变化，那么latch的输出值就会发生变化，从而产生毛刺。因此，在设计Verilog电路时，应该尽量避免使用latch，而是使用可靠

2023-11-04 11:11:14 440 1

原创什么是非规格化数的

非规格化数在浮点数运算中起到了一定的作用，允许表示接近于零的非常小的数，但需要注意的是，它们的处理可能会引入较大的舍入误差，因此在数值计算中需要注意对非规格化数的处理和舍入行为。非规格化数的特点是尾数位的最高位必定为0，因此其尾数部分没有隐含的前导1，尾数位的有效位数比规格化数少1。由于没有隐含的前导1，非规格化数的精度较低，表示的范围也相对有限。其中，第1位为符号位（0表示正数，1表示负数），接下来的8位为指数位全为0，最后的23位为尾数位。由于指数位全为0，非规格化数的指数值是固定的，不再使用偏置值。

2023-05-23 14:20:01 18

原创双精度转单精度数

单精表示范围：+（-）1.000 000 000 000 000 000 000 002 x 2-126 （最小规格化数，下溢临界值）其中，第1位为符号位（0表示正数，1表示负数），接下来的8位为指数位（偏置值为127），最后的23位为尾数位。到 +（-）1.111 111 111 111 111 111 111 112 x 2+127。总结：Src2_64[62:52] -1023 +127 为0或者小于0，都会下溢。只要通过判断指数，来判断下溢，从移码判断。

2023-05-23 14:19:19 7

原创溢出判断，两数大小比较（verilog版）

verilog中，都是以补码表示，布尔类型的0和1本来是没有符号的，人为认为最高位为符号位，且NC-verilog也会把数当成有符号数。硬件设计中，当进行无符号数运算的时候，扩展最高位，结果截断位32位（32位数位例），然后人为看成无符号数。（个人理解）1、溢出判断用变形补码进行双符号位运算（正数符为00,负数符号以11）若运算结果的符号位为"01",则上溢；若结果双符号为10,则下溢出；若结果的双符号位为00或11，无溢出。2、大小判断两个32位数，例：[31:0] src1和src

2023-05-08 10:08:16 2709 1

原创博客摘录「 UVM的构造函数new的个人理解」2023年4月25日

uvm_object里的function new，只有一个参数叫nameuvm_component里的function new，有两个参数，name和parent上面两句的意思，是因为UVM树形层次结构（只有component才有此层次结构）导致的。name参数的意义就是实例化的名称。parent参数的意义就是UVM树形的上一层次，通常都是this；这表示当前层次下实例化了一个component组件。换句话说，正是由于function new里多了一个parent参数，才有UVM树形层次结构的实现。

2023-04-25 10:07:34 480 1