u012923751的博客

上图为X8data的单颗DDR3架构图，行（Row）地址线复用14根，列（Column）地址线复用10根，Bank数量为8个，IOBuffer通过8组数位线（DQ0-DQ7）来完成对外的通信，故此单颗DDR3芯片的容量为2的14次方乘2的10次方乘8乘8，结果为1Gbit，因为1B包含8bit，1GB/8=128MB。如果我们要做成容量为1GB的内存条则需要8颗这样的DDR3内存芯片，每颗...

百科比特率bps（bits per second），即比特率、比特/秒、位/秒、每秒传送位数，数据传输速率的常用单位。详见Mbps。比特（bit）是信息技术中的最小单位。文件大小（例如文本或图像文件）通常以字节（Byte）为单位。一字节对应八比特。在数据传输中，数据通常是串行传输的，即一个比特接一个比特地传输。数据速率的单位是比特每秒（bps），含义是每秒串行通过的位数。Bps (...

men_a是指men接口的地址总线，并非内存内部的地址（行/列/bank等构成=AFI_addr）。一般men_a*2=AFI_addr，因为双沿采集。

DDR扫盲——关于Prefetch与Burst的深入讨论1赞发表于 2017/8/15 13:17:55 阅读（12692） 评论（1）学习DDR有一段时间了，期间看了好多的资料（部分公司的培训资料、几十篇的博文，Micron的Datasheet，JESD79规范等）。但是有一个问题，想了好久（很多资料都没有说明白），至今才算搞明白，所以写一篇文章和大家分享一下。如题，接下来要讨论...

DDR基础之Write_leveling简介2016年11月24日 09:31:37 雄关迈步 阅读数：26761）为了更好的提高信号完整性，DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度，但是较长的走线带来了CK-CK#与DQS-DQS#间的时延（由于CK-CK#的飞行时间，其到达每个DDR3颗粒的时间不同，而DQS...

ODT是什么鬼？为什么要用ODT？在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。1、首先ODT是什么？ODT（On-Die Termination），是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器，来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在D...

Memory中的Channel/Rank/Bank解析最近在看网卡底层驱动的一些资料，被内存bank，rank，channel这些关于memory的名词搞得绕来绕去，网上查了一些资料，说得也不全面。在这里让我们一步一步来拆解memory的神秘面纱，从架构到读写逐步解开这块秘密。发挥性memory分两种，SRAM与DRAMRAM(Random Access Memory)随机存取内存，之...

内存系列一：快速读懂内存条标签内存是我们平常接触最频繁的计算机硬件之一，内存的大小、多寡和型号和我们计算机、手机等性能密切相关。内存系列计划通过三篇文章由浅入深介绍内存的软硬件特性以及与固件的关系。这是第一篇，以一个生活情景给读者介绍内存的背景知识，为后面打下基础。情景小张有一定的计算机背景知识，最近他在京东上买了两条DDR3的内存，打算把笔记本升级成8G。可是一拆开包装到就傻眼了:...

圖解RAM結構與原理，系統記憶體的Channel、Chip與BankR.F. 發表於 2014年5月31日 09:00 2014-05-31 收藏此文 bank、rank、channel這些關於記憶體的名詞是否已困繞許久，疑似了解卻又說不出個所以然來。就讓我們一步步拆解記憶體的面紗，從架構到讀寫方式逐步揭開記憶體的秘密。揮發性記憶體分 2 種，SRAM 和 DRAMRAM...

总结： 在实际工作中，L-Bank地址与相应的行地址是同时发出的，此时这个命令称之为“行有效”或“行激活”（Row Active）。在此之后，将发送列地址寻址命令与具体的操作命令（是读还是写），这两个命令也是同时发出的，所以一般都会以“读/写命令”来表示列寻址。1）tRCD定义——根据相关的标准，从行有效到读/写命令发出之间的间隔被定义为tRCD，即RAS to CAS Delay（RAS...