
存储
文章平均质量分 78
bangbang170
这个作者很懒,什么都没留下…
展开
-
DDR接口参数
上图为X8data的单颗DDR3架构图,行(Row)地址线复用14根,列(Column)地址线复用10根,Bank数量为8个,IOBuffer通过8组数位线(DQ0-DQ7)来完成对外的通信,故此单颗DDR3芯片的容量为2的14次方乘2的10次方乘8乘8,结果为1Gbit,因为1B包含8bit,1GB/8=128MB。如果我们要做成容量为1GB的内存条则需要8颗这样的DDR3内存芯片,每颗...原创 2020-01-24 13:19:39 · 8457 阅读 · 0 评论 -
【转】PCIE 通道x4/8/16的定义
PCI Express 版本 行代码 传输速率 吞吐量 ×1 ×4 ×8 ×16 1.0 8b/10b 2.5GT/s 250MB/s ...转载 2019-06-04 18:07:58 · 27330 阅读 · 1 评论 -
【转】DDR基础之Write_leveling简介
DDR基础之Write_leveling简介2016年11月24日 09:31:37 雄关迈步 阅读数:26761)为了更好的提高信号完整性,DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度,但是较长的走线带来了CK-CK#与DQS-DQS#间的时延(由于CK-CK#的飞行时间,其到达每个DDR3颗粒的时间不同,而DQS...转载 2019-06-08 23:11:28 · 2278 阅读 · 0 评论 -
【转】DDR3中的ODT
ODT是什么鬼?为什么要用ODT?在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准(JESD79-3A)之后,总算有点了头绪,下面来整理整理。1、首先ODT是什么?ODT(On-Die Termination),是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器,来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在D...转载 2019-06-08 21:31:59 · 2011 阅读 · 0 评论 -
【转】Memory中的Channel/Rank/Bank解析
Memory中的Channel/Rank/Bank解析最近在看网卡底层驱动的一些资料,被内存bank,rank,channel这些关于memory的名词搞得绕来绕去,网上查了一些资料,说得也不全面。在这里让我们一步一步来拆解memory的神秘面纱,从架构到读写逐步解开这块秘密。发挥性memory分两种,SRAM与DRAMRAM(Random Access Memory)随机存取内存,之...转载 2019-06-08 17:49:39 · 1376 阅读 · 0 评论 -
【转载】ddr3参数-内存系列一:快速读懂内存条标签
内存系列一:快速读懂内存条标签内存是我们平常接触最频繁的计算机硬件之一,内存的大小、多寡和型号和我们计算机、手机等性能密切相关。内存系列计划通过三篇文章由浅入深介绍内存的软硬件特性以及与固件的关系。这是第一篇,以一个生活情景给读者介绍内存的背景知识,为后面打下基础。情景小张有一定的计算机背景知识,最近他在京东上买了两条DDR3的内存,打算把笔记本升级成8G。可是一拆开包装到就傻眼了:...转载 2019-06-08 12:53:05 · 9473 阅读 · 1 评论 -
【转载】FPGA配置方式
【概要】FPGA配置方式首先介绍下AS、PS、JTAG三种模式的区别。AS模式: 主动串行配置模式。将.pof文件烧写到flash(掉电不丢失)芯片,FPGA器件每次上电时,作为主控制器从配置器件flash(EPCS)主动读取程序文件并存放至FPGA内部的配置存储器(configure RAM),实现逻辑运作,该方法适用于不需要经常升级的场合,一次性读取程序文件;PS...转载 2019-04-16 11:51:45 · 7400 阅读 · 0 评论 -
【转载】Altera FPGA使用通用SPI Flash(代替EPCS的方法)
Altera器件有EPCS系列配置器件,其实,这些配置器件就是我们平时通用的SPIFlash,据AlteraFAE描述:“EPCS器件也是选用某家公司的SPIFlash,只是中间经过Altera公司的严格测试,所以稳定性及耐用性都超过通用的SPIFlash”。就本人看来,半导体的稳定性问题绝大部分都是由本身设计缺陷造成的,而成熟的制造工艺不会造成产品的不稳定;并且,现在Altera的器件在读入配置...转载 2019-04-16 11:23:56 · 7511 阅读 · 0 评论 -
【转载】DDR2 DDR3 PCBlayout规则
DDR2 DDR3 PCBlayout规则转载于:http://renguangling.blog.163.com/blog/static/430026242012113141543185/一位同事讲:但是有一个比较值,就是CLK的长度要大于address,address要大于data。同组间相等。组间的差别不能大于10mm。 有网友表示,DDR数据线用DQS来锁存,因此要保...转载 2019-04-07 21:29:18 · 2487 阅读 · 0 评论 -
【转载】PCIe扫盲——PCI Express物理层接口(PIPE)
PCIe扫盲——PCI Express物理层接口(PIPE)连载目录篇:http://blog.chinaaet.com/justlxy/p/5100057779PCIe物理层接口(Physical Interface for PCI Express,PIPE)定义了物理层中的,媒介层(Media Access Layer,MAC)和物理编码子层(Physical Coding Su...转载 2019-04-11 11:37:57 · 5939 阅读 · 0 评论 -
【转载】PCIe扫盲系列博文连载目录篇(第四阶段)
PCIe扫盲系列博文连载目录篇(第四阶段)本文为PCIe扫盲系列博文连载目录篇(第四阶段),主要内容包括错误检测与处理,PCIe中断机制(INTx,MSI/MSI-X),PCIe复位机制,热插拔简要介绍相关内容等。第一阶段的目录篇地址为:http://blog.chinaaet.com/justlxy/p/5100053251第二阶段的目录篇地址为:http://blog.chi...转载 2019-04-11 11:34:46 · 584 阅读 · 0 评论 -
ROM、RAM、DRAM、SRAM和FLASH的区别
ROM和RAM指的都是半导体存储器,ROM在系统停止供电的时候仍然可以保持数据,而RAM通常都是在掉电之后就丢失数据,典型的RAM就是计算机的内存。 RAM有两大类,一种称为静态RAM(Static RAM/SRAM),SRAM速度非常快,是目前读写最快的存储设备了,但是它也非常昂贵,所以只在要求很苛刻的地方使用,譬如CPU的一级缓冲,二级缓冲。另一种称为动态RAM(Dynamic RAM...转载 2018-11-22 16:25:32 · 430 阅读 · 0 评论