4、电子封装与半导体封装技术解析

电子封装与半导体封装技术解析

1. 电子封装中的互连与成本优化

在电子封装领域，提高每一层的连接性具有重要意义。增加每层的连接性能够减少提供相同布线密度所需的信号层数。以下表格展示了不同参数下，连接性增加对层数减少的影响：
| 焊盘直径 (英寸) | 导体间距 (英寸) | Id @ 500 ppm (层数) | Id @ 200 ppm (层数) | Id @ 隐形过孔 (层数) |
| — | — | — | — | — |
| 0.055 | 0.010 | 10 | 6 | 4 |
| 0.036 | 0.018 | 7 | 4 | 4 |
| 0.025 | 0.009 | 5 | 2 | 2 |
| 0.025 | 0.007 | 4 | 2 | 2 |

这种层数的减少能显著降低制造成本，同时保持相同的总互连长度。

另一种提高印刷电路板（PWB）连接性的方法是减小导体宽度和间距，从而增加每个信号平面上可用的布线通道数量。然而，这种减小并非无限制的。导体宽度的减小受限于细小微导体的载流能力，特别是在PWB上导体较长的情况下。同时，制造过程也存在限制，如果减小幅度超出正常工艺能力，制造良率可能会大幅下降。导体间距的减小也有极限，主要受电气因素的制约，如防止过度串扰、最小化噪声、提供适当的信号传播条件和特性阻抗等。

以下表格展示了导体宽度对层数和电路板成本的影响（针对6英寸×8英寸的多层板，互连密度Id = 450英寸/平方英寸，良率为65 - 68%）：
| 线间距 | 总层数 | 信号层数 | 电路板成本 (%) |
| — | — | — | — |
| 3