4、可靠性感知的AMS/RF性能优化

可靠性感知的AMS/RF性能优化

1. 引言

随着CMOS技术不断向纳米级发展，集成电路（IC）面临着新的可靠性挑战。下一代模拟混合信号（AMS）和射频（RF）电路在整个运行时间内的故障率不断增加，这会缩短电路的使用寿命，尽管IC性能有所提高。因此，将可靠性纳入设计标准的AMS/RF性能优化研究变得至关重要。

传统设计方法通常关注芯片面积、功耗和速度等基本设计标准，但随着难以捉摸的物理现象出现，设计师需要设置设计余量来保证性能。然而，这种方法可能导致电路设计非最优，出现冗余过度、余量设计过大等问题。而且，IC的可变性增加会导致大量芯片样本的性能偏离设计规格，即产量降低。同时，在IC运行过程中，多种物理现象会影响电路性能，产生瞬态故障。当性能下降累积到一定程度，电路就达到了使用寿命。

2. 背景

在纳米级IC时代，可靠性设计成为研究热点。许多研究集中在晶体管和电路层面的老化机制和工艺变化，采用自下而上的方法。但对于大型复杂系统的自上而下的可靠性研究较少。以下是近年来相关研究的总结：
| 参考文献 | 不可靠现象 | 应用 | IC技术 | 方法 |
| — | — | — | — | — |
| Singh (2003) | 瞬态故障 | Flash、SAR和ΣΔ调制器ADC | N/A | 灵敏度分析 |
| Yu (2006) | 参数波动 | DT ΣΔ调制器 | N/A | 统计查找表 |
| Andrejevic (2006) | 故障诊断 | ΣΔ调制器ADC的数字部分 | N/A | 灾难性缺陷 |
| Tiwary (2007) | 工艺变化 | CT ΣΔ调制器 | 180 nm