Altium Designer 18中Keep-Out层画法

本文介绍在PCB设计中如何有效使用Keep-Out层,包括选中该层、使用快捷键放置圆弧或直线等操作,帮助提高设计效率。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1.选中Keep-Out层;
2.快捷键P,点击Keepout;
3.放置所需的圆弧或直线等。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

<think>好的,用户问的是“嘉立创模拟地铺铜为什么不能和gnd一起铺”。首先需要明确用户提到的“GND”在这里指的是数字地还是电源地,或者是其他类型的地。嘉立创(JLCPCB)是一个常用的PCB制造和设计服务商,用户可能是在使用他们的EDA工具进行电路板设计时遇到了问题。 用户的问题核心在于模拟地和数字地(或其他类型的地)为何不能直接连接铺铜。根据之前的对话历史,用户之前询问过“gndop如何普通”,可能对地平面设计有疑问。现在的问题更具体,涉及到模拟地和GND的铺铜处理。 首先,我需要回顾混合信号电路设计中接地的基本原则。模拟电路和数字电路由于工作特性不同,容易相互干扰。数字信号的高频噪声可能通过地平面耦合到模拟部分,导致信号完整性下降。因此,通常建议将模拟地和数字地分开,单点连接以减少噪声干扰。 嘉立创的EDA工具可能在铺铜时默认将所有地网络连接在一起,但如果用户没有正确设置,可能会导致模拟地和数字地被直接连在一起,形成地环路,引入噪声。需要解释为什么在设计中需要分开铺铜,以及如何正确操作。 可能的用户身份是电子工程师或学生,设计混合信号电路板,遇到了噪声问题,或者在布局时不确定如何正确处理地平面。他们可能希望通过嘉立创的EDA工具正确实施接地策略,但不知道具体的设置方法,或者工具自动铺铜导致问题。 用户可能没有明确说明他们使用的是哪种类型的电路(比如音频、高频数字等),但根据问题,可以推断涉及模拟和数字混合电路。深需求可能是希望了解正确的接地方法,避免设计错误,提高电路性能。 接下来需要详细解释模拟地和数字地分开的原因,包括噪声耦合、地弹、回流路径等概念。同时,需要指导如何在嘉立创的EDA工具中实现分地铺铜,例如设置不同的网络标签,分割地平面,单点连接等步骤。可能还需要提到检查设计规则,确保铺铜区域正确隔离,避免自动连接。 另外,用户可能对实际操作步骤不熟悉,需要具体的指导,比如如何在嘉立创EDA中设置不同的地网络,如何使用铺铜工具分割区域,设置间距规则等。还需要提醒用户注意单点连接的位置选择,比如在电源入口处或靠近IC的地引脚,使用磁珠或0欧电阻进行连接等。 最后,总结关键点,确保用户理解分开铺铜的重要性,并提供优化建议,如布局规划、滤波电容的使用,以及测试验证方法。确保回答结构清晰,逐步引导用户解决问题,并强化正确的地平面设计原则。</think>在混合信号电路设计中,模拟地(AGND)与数字地(DGND)的铺铜分离是避免噪声干扰的关键设计原则。以下是嘉立创(JLCPCB)设计中模拟地与数字地(或其他类型地)需分开铺铜的具体原因及实现方法: --- ### **一、为什么不能将模拟地和数字地直接铺铜相连?** #### 1. **噪声耦合风险** - **数字电路噪声**:数字信号(如时钟、PWM)的快速切换会产生高频噪声电流(如地弹噪声),若模拟地与数字地直接相连,噪声会通过共地路径耦合到敏感的模拟电路(如ADC、传感器)。 - **模拟信号敏感度**:模拟信号(如小信号放大、音频)对地平面噪声的容忍度极低,例如$V_{\text{noise}} > 10\mu V$可能影响高精度测量结果。 #### 2. **地回流路径冲突** - 数字电路的大电流瞬态变化(如GPIO切换)会通过地平面产生电压差($V = I \cdot R_{\text{ground}}$),若模拟地与数字地共享铺铜,此压差会直接叠加到模拟信号参考点上。 #### 3. **典型案例** - **ADC失效**:若ADC的模拟地与数字地未隔离,数字噪声通过地平面耦合到模拟输入端,可能导致采样值跳变或精度下降。 - **音频电路“嗡嗡”声**:数字电源噪声通过共地路径进入音频放大电路,产生可闻噪声。 --- ### **二、嘉立创EDA中模拟地与数字地的正确铺铜方法** #### **步骤1:网络标签分离** - 在原理图中明确区分网络标签: - 模拟地标注为`AGND`,数字地标注为`DGND`(或`GND_D`)。 - **避免混淆**:禁止将`AGND`与`DGND`直接通过导线或铺铜连接。 #### **步骤2:PCB布局分区** - **物理区域隔离**: - 将模拟电路(如运放、传感器)与数字电路(如MCU、数字接口)分开放置,中间留出“隔离带”(无铺铜区域)。 - 在隔离带下方可设置开槽(Slot)或禁止铺铜区(Keepout),防止自动铺铜跨越。 - **示例布局**: ``` [模拟区]---隔离带---[数字区] ``` #### **步骤3:铺铜设置** - **独立铺铜规则**: 1. 为`AGND`和`DGND`分别创建铺铜区域,设置不同网络属性。 2. 在嘉立创EDA中,通过**“铺铜管理器”**指定各铺铜区域的网络(右键铺铜 > 属性 > 网络)。 3. **间距规则**:确保模拟地与数字地铺铜之间的间距≥20mil(可通过“设计规则” > “间距”设置)。 #### **步骤4:单点接地(Star Point)** - **唯一连接点**: - 在电源输入处或靠近主芯片的位置,通过一个**0Ω电阻**或**磁珠**将`AGND`与`DGND`单点连接。 - **作用**: - 提供直流等电位,避免浮地风险。 - 阻断高频噪声的共地路径。 - **实现方法**: - 在原理图中添加连接元件(如`FB1`磁珠),PCB布局中将其放置在隔离带附近。 --- ### **三、常见错误及解决方法** #### **错误1:铺铜自动合并** - **现象**:嘉立创EDA自动将`AGND`和`DGND`铺铜连为一体。 - **原因**:未正确设置网络标签或铺铜属性。 - **解决**: - 检查铺铜网络的分配(必须为`AGND`和`DGND`)。 - 在“设计规则”中禁止不同网络铺铜重叠。 #### **错误2:隔离带被跨越** - **现象**:信号线或电源线穿过隔离带,导致噪声耦合。 - **解决**: - 使用跳线电容(如100pF)跨接隔离带两侧的电源。 - 敏感信号线绕开隔离带布线。 --- ### **四、优化建议** 1. **多板设计**: - 若为4板,可将第2设为完整的模拟地平面,第3为数字地平面,通过过孔单点连接。 2. **滤波增强**: - 在模拟电源入口添加LC滤波(如10μH电感+10μF电容),公式:$Z = \sqrt{(2\pi f L)^2 + (1/(2\pi f C))^2}$。 3. **测试验证**: - 用示波器测量模拟地-数字地之间的噪声电压(峰峰值),目标值<1mV。 --- ### **总结** 嘉立创设计中模拟地与数字地需通过**物理隔离+单点接地**实现噪声控制,直接合并铺铜会导致信号完整性严重下降。正确设置网络标签、铺铜规则和隔离带是关键步骤。若需进一步操作演示或规则配置细节,可提供具体设计文件片段,协助分析优化!
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值