pcb里面如果想让重叠的两个元件不报错怎么设置？！

最新推荐文章于 2025-09-17 15:03:45 发布
原创 最新推荐文章于 2025-09-17 15:03:45 发布 · 1.1w 阅读 · 19 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

博客介绍了处理封装重叠的方法，在Design - rules中找到placement - component clearance，去掉第一个“使能”的钩即可。
部署运行你感兴趣的模型镜像

 封装重叠 Design---rules---找到placement---component clearance， 把第一个“使能”的钩去掉即可

您可能感兴趣的与本文相关的镜像

ACE-Step

ACE-Step

音乐合成
ACE-Step

ACE-Step是由中国团队阶跃星辰（StepFun）与ACE Studio联手打造的开源音乐生成模型。 它拥有3.5B参数量，支持快速高质量生成、强可控性和易于拓展的特点。 最厉害的是，它可以生成多种语言的歌曲，包括但不限于中文、英文、日文等19种语言

【Altium Designer】解决元器件引脚闲置出现波浪线警告
夜半少年的博客
04-21 2万+
Altium Designer 6.9原理图，芯片引脚闲置，出现波浪线警告提示解决方法，波浪线：DRC警告/错误的标识， 芯片管脚闲置，即芯片的这些引脚没有与之电气连接的电路，属于闲置引脚 ①可以通过放置no design ruler check 去除DRC警告，标志来清楚...
Cadence Allegro忽略DRC标识方法图文教程及视频演示
fydar的博客
01-04 2441
在PCB设计完成后需要认真核对任一个DRC，但是有些DRC是可以忽略的，本文简单介绍忽略DRC的方法。
AD19 器件重叠报绿解决办法
m0_65062189的博客
11-08 3170
AD19 器件重叠报绿解决办法
AD的PCB中元器件重叠却不报错的解决办法
KAIGAN_CCC的博客
09-17 591
AD的PCB中元器件重叠却不报错的解决办法
dxp altium pcb里面如果想让重叠的两个元件不报错怎么设置？
weixin_30408165的博客
05-08 1295
dxp的设置是Design Rules里面有个Placement选项，把第一个的钩去掉即可。 转载于:https://www.cnblogs.com/leo0621/p/9010904.html
【学习笔记】 AD24中元器件重叠系统不报错的解决方案（消除报错）
weixin_50499137的博客
09-22 6496
在PCB设计过程中，两个元器件或焊盘重叠，今天我的AD突然摆烂啦，不会自动报错了。常规情况下，不该重叠的元器件触碰，会出现绿色报警，接下来是个人总结的可能造成这个现象的原因，供学习交流。
Allegro中取消元件重叠DRC报错的实现方法
聚焦于在使用 Allegro 16.6 版本进行 PCB 设计过程中，如何通过调整约束设置来关闭或取消因元件封装之间发生物理重叠而触发的设计规则检查（Design Rule Check, DRC）报错。该操作虽然看似简单，但背后涉及到 PCB ...
PDAS在导出CMA的时候报错两个孔重叠，如何查找这错误.
最新发布
10-15
嗯，用户询问的是PADS导出CAM时出现两个孔重叠错误的问题。这个问题在PCB设计中很常见，用户可能是硬件工程师或PCB设计人员，遇到了生产前检查的障碍。从用户补充的引用来看，ta应该已经看过一些基础教程，但对具体...
当绘制一个焊盘重叠的元器件应该如何绘制。 我们这边尝试过以下两种方法 Schematic Library设置引脚的PIN号码为1，2。在PCB Library中将两个焊盘重叠（短路）。 这样的结果是，PCB 的Rule Check会产生错误，且走线会因为碰撞规则绕开无法正常走线。若取消Check，则其它的器件间碰撞将无法检测出来。 Schematic Library设置引脚的PIN号码为1，1（相同） 结果无法导入封装信息。 请问有什么好方法来解决这个问题？
06-25
-例如：一个元件有5个引脚，其中引脚1和引脚2在电气上是连通的（在原理图符号中，这两个引脚是同一个网络），那么我们在封装中可以将两个焊盘都设置为Designator=1（这样两个焊盘都会连接到原理图符号中引脚1的网络...
怎么让两个网络不一样的线连接起来
09-13
我们之前讨论了如何修改PCB连线的网络属性，现在用户询问的是"让两个不同网络的线连接起来的方法"。这与之前的修改网络属性不同，需要特别注意：在正规设计中，不同网络直接连接通常会导致短路，属于DRC错误。但可能...
电子元器件基础10---基于立创的PCB设计
adamsecond
02-22 4509
立创EDA是由中国团队研发，拥有完全独立自主知识产权的国产EDA工具。软件简介立创EDA为板级EDA设计软件。EDA指的是通过计算机的辅助完成电路原理图、印刷电路板文件等的绘制、制作、仿真设计。立创EDA是一款基于浏览器的，专为中国人设计的，友好易用的EDA设计工具。起于2010年，完全由中国人独立开发，拥有独立自主知识产权。
AD在器件布局过程中如何设置器件重叠放置
weixin_42890964的博客
01-12 6138
AD如何在布局器件时设置器件可重叠摆放
protel元器件重叠不报警
行者
08-02 2486
参考： http://www.amobbs.com/thread-3990248-1-1.html 具体： 方法1： step 1: ToolS->Design Rule Check->On-line, 取消Component Clearance 前面的勾;  step 2: 点ToolS->Reset Error Markers; 方法2： 双击打开
AD PCB如何设置指定元器件的间隔 允许重叠
Archer的博客
01-23 5829
1.打开规则 2.创建规则
AD元器件重叠会报错如何忽略？
2303_77166204的博客
12-26 2728
AD元器件重叠会报错如何忽略解决Altium Designer (23.1.1)
Protel99SE中pcb载入网络表所有元件重叠在一起的问题
Phyhron的博客
05-08 1032
针对答案一，我在某文库中找了一些相关授课ppt，发现有的老师教学载入后是按元件类型成列排布的；有的老师则和我的情况一样，是堆叠在一起然后通过Auto place功能一步步展开。查阅了下相关的版本信息，发现Altium Designer就是Protel99se的升级版。问题出现在旧版本Protel99SE sp2上，载入网络表所有元器件都会重叠在一起。所以针对答案二分析答案一，有没有可能是软件版本太低导致没有所需的功能。但是在课上机房内使用时，载入后是按类成列排版的。于是下载升级补丁厚，成功解决问题。
AltiumDesigenr中允许两个元件重叠
代码匠的博客
07-11 2145
取消勾选
AD 中如何设置规则，让顶层直插件后的底层贴片器件不报错
满大人的博客
07-09 4686
封装重叠Design---rules---找到placement---component clearance 设置为0mil  0 mil
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值