FPGA工艺

原创 已于 2025-03-18 13:41:43 修改 · 498 阅读 · 11 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2023-12-23 19:37:37 首次发布
本文概述了Altera和Xilinx两家公司历史上重要的FPGA芯片系列，包括CycloneIV(60nm)、StratixV(28nm)、Stratix10(20nm,TSMC)、Agilex7(10nm,Intel)以及Xilinx的6系列(45nm)、7系列(28nm)、Vu系列(20nm)和Vu+系列(16nm)。

工作经历，罗列了部分fpga芯片的工艺

Altera：

cycloneIV-60nm

stratixV-28nm

stratix10-14nm（intel）

Agilex7-10nm（intel），对标TSMC的7nm

Xilinx：

6系列-45nm

7系列-28nm

vu系列-20nm

vu+系列-16nm

versal（E/C/P/M/H）系列-7nm

qq_小单车
关注
几种 FPGA 芯片的工艺结构
OpenFPGA的博客
07-18 2521
点击上方蓝字关注我们FPGA 器件结构1、可编程逻辑门阵列，由最小单元 LE 组成。　　2、可编程输入输出单元 IOE。3、嵌入式 RAM 块，为 M4K 块，每个的存储量为 4K，掉电丢...
Xilinx 28nm FPGA （7系列FPGA）技术概述
孤独的单刀
02-07 6983
Xilinx 28nm FPGA （7系列FPGA）技术概述
【xilinx】Xilinx最强FPGA VU系列简介
sqqwm的专栏
08-12 7824
Xilinx最强FPGA VU系列简介
三十年，FPGA架构演进史精讲
allfpga的博客
09-02 1179
自三十多年前问世以来，现场可编程门阵列(FPGAs)已被广泛用于实现来自不同领域的无数应用。由于其底层的硬件可重新配置性，与定制设计的芯片相比，FPGAs具有更快的设计周期和更低的开发成本。FPGA架构的设计涉及许多不同的设计选择，从高级架构参数到晶体管级实现细节，目标是制造高度可编程的器件，同时最小化可重新配置的面积和性能成本。随着应用需求和工艺技术能力的不断发展，FPGA架构也必须适应。在这篇文章中，我们回顾了现代商用FPGA架构的不同关键组件的演变，并阐明了它们的主要设计原则和实现挑战。
FPGA基础知识----FPGA 简介
热门推荐
Royalic的博客
10-26 13万+
1. FPGA 简介 第1节 什么是 FPGA FPGA 的全称为 Field-Programmable Gate Array，即现场可编程门阵列。 FPGA 是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物， 是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 简而言之， FPGA 就是一个可以通过编程来改变内部结构的芯片。 FPGA 功能实现：需要通过编程即设计硬件描述语言，经过 EDA 工具编译、
FPGA的工作原理简述
zrking321的博客
12-30 4241
1.根据实现原理，FPGA可分为两大类 （1）基于LUT技术，采用SRAM工艺（市面上大部分产品） 大部分FPGA都是基于SRAM工艺的 掉电后信息会丢失，需要添加专用的配置芯片 SRAM工艺的PLD一般不可以加密 （2）基于反熔丝（Anti-fuse）技术（了解即可） 初期开发过程比较麻烦，费用也比较昂贵 不需要外加专用的配置芯片 Actel、Quicklogic的部分产品采用这种工艺 2.查找表（Look Up Table, LUT） (1)什么是查找表 一个N输入的查找表（LUT）可以实现N个输
FPGA与CPLD的区别
maxwell2ic的博客
07-16 5万+
FPGA FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。内部基本结构为门阵列构成静态存储器（SRAM）。该SRAM可构成函数发生器，即查找表（LUT），通过查找表可实现逻辑函数功能）。 FPGA逻辑单元 FPGA的基本结构 CPLD CPLD（Complex Prog...
FPGA工艺选择的定制方法
08-28
FPGA在系统中表现出的特性是由芯片制造的半导体工艺决定的，当然它们之间的关系比较复杂。过去，在每一节点会改进工艺的各个方面，每一新器件的最佳工艺选择是尺寸最小的最新工艺。现在，情况已不再如此。
一文最全科普FPGA技术知识
wusuowei1010的博客
03-30 3479
FPGA 是可以先购买再设计的“万能”芯片。FPGA （Field Programmable Gate Array）现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，它能够按照设计人员的需求配置为指定的电路结构，让客户不必依赖由芯片制造商设计和制造的 ASIC 芯片。广泛应用在原型验证、通信、汽车电子、工业控制、航空航天、数据中心等领域。 Altera LUT4 架构 FPGA...
信号处理卡 数据收发卡设计方案：428-基于XC7Z100+ADRV9009的双收双发无线电射频板卡 5G小基站 无线图传
12-11 986
该文介绍了一款基于XC7Z100 FPGA和ADRV9009射频芯片的双收双发无线电板卡。板卡采用Xilinx ZYNQ架构，集成双核ARM处理器，提供丰富的数字接口（DDR3存储、网络、USB等）和模拟接口（双收双发通道）。ADRV9009芯片支持2T2R配置，适用于5G小基站、无线图传等应用。板卡尺寸110x162.4mm，工作温度-40℃~+85℃，功耗20W。软件采用ADI提供的Linux驱动架构，支持1.2G采样率的AD/DA转换。该方案具有高性能、低功耗特点，可满足3G/4G/5G基站需求。
FPGA在AI时代的角色重塑：硬件可重构性与异构计算的完美结合
云雾J视界的博客
12-17 889
在摩尔定律放缓的背景下，FPGA凭借硬件可重构性、高能效比与系统级灵活性，成为AI时代的关键基础设施。通过微软Catapult项目，FPGA在数据中心实现了Bing搜索排序加速，延迟降低2倍，功耗仅为GPU的1/5；Project Brainwave则以13.9 TOPS/W的能效比支撑实时AI推理。FPGA的三维价值三角模型（性能-灵活性-能效）使其在异构计算中独树一帜，既能动态适配AI模型迭代，又能在边缘场景提供微秒级确定性响应。
FPGA中同步与异步复位
s0907136的博客
12-15 1019
本文对比了FPGA设计中同步复位与异步复位的特性差异。同步复位依赖时钟边沿生效，时序分析简单但存在延迟；异步复位立即生效但不依赖时钟，但释放时可能引发亚稳态。最佳实践是采用"异步复位，同步释放"方案，通过两级触发器同步复位释放信号，兼具响应速度和可靠性。文章建议在复杂系统中优先使用这种复位策略，并避免直接使用纯异步复位。
FPGA教程系列-Vivado AXI4-Stream接口解读
fantasygwh2015的博客
12-16 761
AXI 表示Advanced eXtensibleInterface（高级可扩展接口），它是由 Arm 定义的接口协议，包含在“高级微控制器总线架构 AMBA”标准中。AXI4 (AXI4-Full)：用于满足高性能存储器映射需求。AXI4-Lite：用于简单的低吞吐量存储器映射通信（例如，往来于状态寄存器的通信）。AXI4-Stream：用于高速流传输数据。
基于AD9361的BPSK调制解调器探索：位同步与误码率测试
2508_94252591的博客
12-15 678
基于AD9361的BPSK调制解调器、位同步、误码率测试demo。零中频架构，适用于AD9361等软件无线电平台，带AD9361纯逻辑FPGA驱动，verilog代码，Vivado 2019.1工程。本产品为代码最近在捣鼓软件无线电相关的项目，基于AD9361开发了一个超有意思的BPSK调制解调器，还实现了位同步以及误码率测试的demo，今天就来和大家分享分享。
【1.19】Costas环开发板硬件片内测试1——模块封装/接口约束/vio核/ila核配置
fpga/matlab/simulink算法仿真工程
12-17 64
本文介绍了Costas环硬件测试前的准备工作，主要包括：1. 配置VIO核用于实时设置信道SNR和频偏参数；2. 配置ILA核用于波形监测；3. 完成顶层模块封装，整合发射端、信道模块和接收端；4. 添加FPGA开发板的接口约束。通过修改发射端模块加入VIO控制，并编写顶层模块连接各功能单元，为后续硬件调试奠定了基础。
RFSOC+VU13P在无线信道模拟中的技术应用分析
Aaron1588的博客
12-16 1434
RFSOC XCZU47DR XCVU13P XCVU9P采集存储回放 系统集成技术，RFSOC 47DR核心板，VU13P核心板，RFSOC XCZU47DR开发套件，信号处理技术，软件无线电技术解决方案，雷达模拟系统、电子对抗、复杂电磁环境构架、5G\6G通信、卫星通信、通信感知一体化应用场景。高速高带宽信号处理解决方案。信道模拟器，测向、侦测、干扰，高性能存储解决方案。VPX/CPCI分机系统构建，高校实验室平台建设
FPGA图像处理之：图像畸变矫正原理及matlab与fpga实现
qq_45656246的博客
12-17 512
图像畸变矫正技术研究 摘要：本文系统研究了图像畸变矫正技术，包括径向畸变（桶形/枕形）和切向畸变的数学模型与矫正方法。详细介绍了MATLAB实现方案，通过相机标定获取畸变参数，利用逆向映射完成像素坐标变换。针对FPGA硬件实现，提出了稀疏网格存储、定点量化等优化策略，构建了高效的流水线处理架构。研究对比了MATLAB仿真与FPGA硬件实现效果，并深入探讨了焦距参数的计算原理及其在矫正中的关键作用。此外，还分析了双线性插值算法在图像重建中的应用，为实时图像处理系统提供了技术参考。
FPGA教程系列-Vivado AXI4-Stream Data FIFO核解读测试
fantasygwh2015的博客
12-19 625
这强迫上游的 FIFO 必须将数据存入内部 RAM，从而验证 FIFO 的缓存功能和满标志逻辑是否正常工作。它定义了用于同步信号的寄存器级数，通常用于防止亚稳态。设为 No，意味着这个 FIFO 认为数据是无限连续的流，没有“包”的概念。如果是同步 FIFO，这两个值通常是一样的。，TKEEP (Keep) 用于指示数据流中的哪些字节是有效的（通常用于处理非对齐的数据包尾部）。它是一个紧急警告信号，告诉前级电路“再写一个我就满了”，通常比标准的。，TLAST 用于指示一个数据包（Packet）的结束。
VIVADO VLA VIO 硬件调试 降采样
最新发布
A person does not really understand something until after teaching it to a computer. Donald.E.Knuth
12-19 144
========================design source===constrain source ====== 添加 (* MARK_DEBUG="true" *) ===============约束文件中多了时序约束的语句 ======把复制的代码添加到源文件最后，并做如下修改 完整代码如下 ======点OK关闭，通过SYNSIS -> Set Up Debug 配置Debug配置前先保存并综合一下========================查看效果=======
fpga 工艺映射 查找表
08-12
FPGA工艺映射（FPGA technology mapping）是指将逻辑电路映射到FPGA器件中的具体可编程逻辑资源上的过程。在FPGA设计中，我们常常使用查找表（Look-Up Table，简称LUT）来实现逻辑功能。 查找表是一种存储数字运算结果的表格结构，具有输入端和输出端。它是FPGA中最基本的逻辑单元，可以实现与、或、非等基本逻辑运算以及更复杂的布尔函数。FPGA内部的查找表数量是有限的，通常由工艺规模所决定。每个查找表通常具有2至6个输入和1个输出。 在FPGA工艺映射过程中，我们需要将逻辑电路分解为逻辑门级别，并将这些逻辑门映射到FPGA中的查找表上。通过将逻辑电路的真值表分析为与逻辑或或逻辑和的组合，我们可以将其转换为对应的查找表配置。通过将多个查找表组合和连接，我们可以实现更复杂的逻辑功能。 工艺映射的目标是在给定FPGA资源有限的情况下，使得逻辑电路能够在FPGA上正常工作，并尽可能地利用FPGA可编程资源的优势实现高性能和低功耗。因此，在进行FPGA工艺映射时，我们需要综合考虑逻辑电路的功能需求、延迟和功耗之间的折中，以及FPGA器件的资源限制和架构特点。 总而言之，FPGA工艺映射是将逻辑电路映射到FPGA查找表中的过程，通过将逻辑门级别的电路转换为对应的查找表配置来实现逻辑功能。这一过程需要综合考虑电路功能、资源限制和性能需求，并进行合理的延迟和功耗优化。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值