大圣玩FPGA-优快云博客

原创 (一)FPGA之串口通信（UART）

(一)FPGA之串口通信（UART）回到梦开始的地方，如今回过头来看串口协议，确实清晰了很多，但是奈何好记性不如烂笔头，我还是要重新记录一下学习的知识点，方便查找和学习。波特率（Band Rate）：串口协议中很重要的一点就是波特率，波特率的概念是每秒钟传送码元的个数，就是一秒钟传输了几个二进制的个数，他的单位是Bit/s和bps两种。常见的串口速度有115200bps 9600bps等等，串口（RS232）的最大传输速率是 115200bps，表示一秒钟传输了115200个二进制。波特率和字节

2021-09-10 14:12:57 51223 36

原创从 S 盒到百 G 流水线：FPGA 密码算法实现全解析

随着 NIST PQC 标准落地，FPGA 需要支持 Kyber、Dilithium 等新算法。格基算法的 NTT 与采样对硬件提出新挑战，同时也带来新的优化空间。混合模式（经典 + PQC）将是过渡期的主流。FPGA 实现密码算法是一门融合密码学、数字电路与工程实践的交叉学科。理解算法本质：知道哪些运算适合硬件、哪些是瓶颈。掌握硬件方法学：流水线、并行、资源共享、时序收敛。重视安全工程：侧信道防护、验证、可靠性。紧跟标准演进：国密、PQC、新工作模式。

2026-11-07 02:01:14 143

原创 FPGA 遇上密码学：从 AES 流水线到后量子迁移，一张图看懂加密硬件的技术全景

本文系统梳理了FPGA在加密加速与安全实现中的关键技术与应用。针对软件加密的性能瓶颈，FPGA凭借可重构并行计算优势，成为对称加密（如AES）、哈希（SHA-256）、非对称算法（RSA/ECC）及后量子密码（Kyber/Dilithium）高效硬件实现的理想平台。文章涵盖算法特性、FPGA架构、开发流程、典型实现方案及侧信道防护，构建了从理论到工程落地的完整技术图谱，为密码学与硬件安全领域提供实用参考。

2026-11-07 01:42:39 297

原创 FPGA 选型评估全流程实战：从需求拆解到量产落地的 12 个关键决策点

FPGA选型是项目成败的关键起点，直接影响功能实现、开发效率、成本与量产可行性。本文提出一套可复用的选型评估方法论，涵盖需求拆解、资源估算、型号初筛、原型验证与风险评审五大阶段，强调从量化指标出发，通过12个关键决策点逐层收敛，确保选型科学严谨。重点包括功能边界界定、性能指标量化、逻辑资源余量预留（建议≥30%）、高速接口与封装考量，并提供检查清单与实操框架，助力团队规避返工风险，实现高效落地。

2026-11-04 16:02:42 506

原创 FPGA 与灵巧手：从控制架构到工程落地的完整实践

本文围绕"FPGA 在灵巧手控制系统中的应用"展开，从需求拆解、架构设计、电机控制、传感采集、通信接口、力控算法、安全设计、时序验证、工程实践到选型对比，给出了一个相对完整的工程视角。FPGA 的价值在于硬件并行和确定性延迟，这两点恰好匹配灵巧手多通道、强实时的需求。FPGA 不是万能药，开发周期长、成本高、门槛高，低自由度场景用 MCU 更划算。混合架构是主流，FPGA 做实时控制，MCU/ARM 做上层逻辑，各取所长。工程落地比技术演示难得多，电源、EMC、可靠性、成本，每一项都可能成为拦路虎。

2026-11-04 15:52:23 466

原创 FPGA 与机器人：从硬件架构到实时控制系统的完整技术解析

机器人系统对实时性、并行处理与低功耗要求严苛，传统CPU/GPU架构在硬实时控制、多传感器同步、确定性通信等场景面临时延不可控、调度抖动等问题。FPGA凭借硬件级确定性、高并行性与低延迟特性，成为解决上述困境的关键技术。其可编程逻辑实现精准时序控制，支持高速信号处理与协议加速，广泛应用于电机驱动、传感器融合、实时通信及视觉预处理等核心环节。本文系统阐述FPGA在机器人中的应用价值、基础架构、开发流程与选型策略，为软硬件协同设计提供实践指导。

2026-11-04 15:44:14 537

原创 FPGA 千兆以太网协议全解析：帧格式、协议栈与硬件处理机制

字段长度（bit）说明16源端口16目的端口32序列号32确认号4头部长度，单位 4 字节Reserved3保留Flags9Window16窗口大小Checksum16校验和16紧急指针Options0~40可选字段TCP 的可靠性机制包括：三次握手建立连接、序列号与确认号保证有序、超时重传保证不丢、滑动窗口做流控、拥塞控制（慢启动、拥塞避免、快重传、快恢复）。

2026-11-03 09:47:01 433

原创 FPGA 与千兆以太网：各类物理接口的形式、区别、使用方法与应用场景详解

FPGA工程师必须深入理解以太网物理接口的三层结构：MAC-PHY板级接口（如RGMII、SGMII）、PHY-线缆介质接口（如1000BASE-T/X）及管理接口（MDIO）。其中，RGMII因采用DDR双沿采样，仅用12根引脚即可实现千兆速率，成为当前主流。其关键在于时序控制——发送端用ODDR输出，接收端用IDDR捕获，并需根据PHY延迟模式配置时序约束。正确处理时钟域交叉与PCB走线等长问题，是确保链路稳定的关键。本文基于IEEE 802.3标准与主流芯片手册，系统解析各接口电气特性、信号定义与FP

2026-11-03 09:21:37 596

原创 FPGA 与千兆以太网校验和：从原理到 Verilog 实现

本文系统解析FPGA实现千兆以太网时的校验和问题，涵盖以太网CRC-32、IPv4首部、UDP与TCP校验和的算法原理与硬件实现。重点讲解反码求和与多项式除法的数学基础，明确各校验字段计算范围与标准细节（如伪首部、填充字节、端回进位等），并提供线速下基于Verilog的流水线实现方案，助力工程师在125MHz时钟下实现无丢包处理，规避常见错误。

2026-11-02 10:27:45 433

原创 FPGA 与千兆以太网 CRC 校验：从原理到 Verilog 实现

本文系统阐述千兆以太网中CRC-32校验的实现原理与FPGA工程实践。基于IEEE 802.3标准，聚焦以太网帧结构、CRC-32数学原理（含反射、初值、异或等关键参数），详解位序与字节序陷阱，并提供基于反射多项式0xEDB88320的逐位伪代码及可综合Verilog实现方案。涵盖串行、并行、查表与流水线等多种架构，确保在1.25 Gbps高速下正确处理64~1518字节可变长度帧，适用于GMII/RGMII等接口，为FPGA工程师提供完整、高效、可验证的CRC校验解决方案。

2026-11-02 10:01:58 416

原创 FPGA 千兆以太网帧格式全解：从 IEEE 802.3 帧结构到 Verilog 收发实现

FPGA实现千兆以太网的关键在于精准掌握以太网帧格式。本文聚焦Ethernet II帧结构，详解前导码、SFD、MAC地址、类型字段、负载填充、FCS（CRC-32）等核心字段的硬件实现细节，涵盖GMII/RGMII/SGMII接口差异、发送/接收状态机设计、8位并行CRC计算及常见错误排查。通过完整Verilog代码与仿真验证，揭示帧格式中易错的字节序、时序与校验问题，确保数据正确收发，是FPGA工程师实现可靠以太网通信的必备指南。

2026-11-02 09:36:00 333

原创 FPGA 与千兆网口：从 PHY 接口到 UDP 协议栈的完整工程实践

FPGA 千兆网口是嵌入式系统高速数据交互的核心，因其带宽适中、接口通用、协议成熟而广泛应用。本文系统梳理以太网基础、帧结构、PHY 接口（重点解析 RGMII 时序）、MAC 实现与协议栈设计，揭示“能发不能收”等常见问题根源。结合工程经验，强调时序约束、跨时钟域处理与调试技巧，帮助工程师构建完整知识体系，实现高效可靠的千兆通信。

2026-11-01 10:28:00 332

原创 FPGA 与网口：从 PHY、MAC 到 UDP/TCP 的完整工程实践

FPGA实现以太网接口需明确职责边界：PHY负责物理层（如编码、驱动），FPGA承担MAC及以上层。常用RGMII接口虽节省IO，但需正确处理时钟相位与DDR采样，使用IDDR/ODDR原语。帧发送须含7字节前导码（0x55）与SFD（0xD5），DA/SA/Type为大端序，最小帧64字节不足则填充。CRC-32计算采用多项式0xEDB88320，初值0xFFFFFFFF，数据LSB first，结果取反，FCS低字节在前，且前导码与SFD不参与校验。跨时钟域（如rgmii_rxc与系统时钟异步）必须用两

2026-11-01 10:22:49 317

原创国内 FPGA 工程师 vs 国外 FPGA 工程师：一份全方位的深度对比

本文对比了国内外FPGA工程师在行业生态、岗位分工、技术栈、开发流程、验证体系、薪资文化等14个维度的差异。国内FPGA以通信、军工、工业控制为主，工程师常“全栈”作战，Verilog主导，流程灵活但验证薄弱；国外则侧重航天、医疗、金融等领域，分工精细，普遍采用VHDL/SystemVerilog与UVM验证，流程规范、重视标准合规。尽管国内成长快、压力大，国外更重深度与长期发展，二者各有利弊，选择应基于个人职业规划与偏好。

2026-10-31 20:46:50 318

原创 FPGA 工程师全景指南：从数字电路基础到高速接口与工程落地

很多人第一次听到「FPGA 工程师」这个岗位，脑子里浮现的画面是：一个人坐在双屏显示器前，屏幕上密密麻麻全是代码，旁边摆着一块插满排线的开发板，示波器上跳动着波形。这个画面不算错，但它只描述了这份工作最表层的样子。FPGA（Field Programmable Gate Array，现场可编程门阵列）本质上是一块「可以被反复重新定义硬件结构的芯片」。它内部由大量可编程逻辑单元、可编程互连资源、块 RAM、DSP 切片、时钟管理单元以及各种高速接口硬核组成。

2026-10-31 20:42:34 340

原创 FPGA 与 AI：从硬件架构到推理部署的完整技术指南

AI模型算力需求激增，传统CPU难以满足。GPU虽性能强但功耗高、灵活性差；ASIC能效高却无法迭代。FPGA凭借可重构性，在低延迟、低功耗、接口灵活的推理场景中脱颖而出，尤其适合高频交易、边缘计算与算法快速迭代。其通过脉动阵列等架构高效实现卷积、矩阵乘等核心算子，结合自定义数据通路与片上存储，实现接近ASIC的能效，同时避免流片成本。尽管开发门槛高、峰值算力不及GPU，FPGA已成为AI加速中不可或缺的“特种兵”——训练用GPU，量产用ASIC，极致场景选FPGA。

2026-10-30 13:26:28 395

原创 FPGA 与卫星：从星载硬件到在轨智能的完整技术解析

卫星在极端空间环境下需长期可靠运行，对电子系统提出高可靠、可重构、强实时、低功耗要求。传统方案难以兼顾灵活性与性能，FPGA凭借硬件并行、可重构、低功耗及抗辐射加固能力，成为星载核心器件。其广泛应用于通信卫星基带处理、遥感成像压缩、导航信号生成及星上AI推理等场景。面对辐射、温变、真空等挑战，星载FPGA需选型加固器件（如SRAM/Flash/反熔丝型），结合配置刷新、TMR冗余、全温度时序分析等设计手段保障可靠性。随着软件定义卫星与低轨星座发展，FPGA正从“接口逻辑”演变为“星载计算引擎”，未来将深度融

2026-10-30 11:34:48 377

原创 FPGA 与太空算力：从抗辐照芯片到在轨智能计算的完整技术图景

太空探索正面临数据量爆炸与星地链路带宽瓶颈的双重挑战，推动“数据在轨处理”范式变革。为提升效率，必须将算力前置至卫星平台，实现数据筛选、压缩与智能分析的本地化。在此背景下，抗辐照FPGA凭借可重构性、高并行性、低功耗及可设计的容错能力，成为星上计算的核心载体。其成功依赖于对辐射环境（TID、单粒子效应等）的深入理解与系统级防护设计。未来，以FPGA为基础的天基算力网络将支撑更复杂的在轨智能任务，重塑太空信息处理格局。

2026-10-30 10:49:21 321

原创 FPGA 与无人机：从飞控实时性到智能载荷的硬件加速实践

本文系统探讨FPGA在无人机中的应用价值，指出其核心优势在于提供纳秒级确定性实时性、大规模并行处理能力与接口灵活性，可有效解决飞控、感知、通信与载荷系统中高吞吐、低延迟、低功耗的挑战。文章从架构分析、选型要点、典型应用场景（如多路传感器同步、图像预处理、神经网络加速）到软硬协同设计与工程权衡，构建了完整的技术路径，适用于希望提升无人机智能化水平的工程师。

2026-10-29 11:31:57 326

原创 FPGA 与雷达：从信号处理原理到工程实现的完整技术指南

雷达系统对实时性、功耗与灵活性要求严苛，FPGA凭借其并行计算、低延迟、可重构及低功耗特性，成为信号处理核心。其在脉冲压缩、多普勒滤波、波束形成等环节实现高效处理，满足高采样率、大动态范围与硬实时需求，是现代雷达不可或缺的基石。

2026-10-29 11:15:08 147

原创 FPGA 与无线电：从软件定义无线电到 5G 基带的硬件实现之路

FPGA 与无线电天然契合，因其可重构性、高并行性与确定性延迟，完美适配5G等高速率、多标准无线信号处理需求。从数字上变频、FFT到信道译码，其硬件架构（如DSP Slice、高速收发器）高效支撑高吞吐、低时延运算。结合JESD204B接口与异构计算，FPGA在软件定义无线电中成为物理层核心加速平台，实现算法快速迭代与实时处理，是现代通信系统不可或缺的基石。

2026-10-29 11:10:53 273

原创 FPGA 培训市场与高校专业深度调查

FPGA因5G、自动驾驶、国产替代等需求爆发，成为产业“香饽饽”。其核心价值在于低延迟、高并行与灵活重构，广泛应用于通信、数据中心、汽车电子等领域。培训市场随之兴起，但存在课程泛化、重实操轻原理等问题。真实需求分层明显：企业看重项目深度与时序设计能力，而非“上过课”。应届生可借竞赛与基础积累突围，转行者需通过真实项目训练弥补经验短板。真正有效的培训应聚焦系统设计与问题解决能力，而非简单“点灯”教学。

2026-10-28 09:24:51 495

原创 FPGA 市场全景深度解析：从全球格局到国产替代的产业机会

FPGA作为关键可重构芯片，正面临结构性重塑。全球市场由赛灵思（现属AMD）、英特尔（原Altera）等巨头主导，但2022年AMD收购赛灵思、2024年英特尔分拆Altera，叠加国产厂商在28nm及以下节点突破，推动市场格局松动。FPGA凭借确定性时延、长期供货与可重构性，在5G通信、数据中心加速、汽车电子、工业控制及航空航天等领域不可替代。其技术演进已从纯逻辑器件转向SoC FPGA与异构计算平台，竞争焦点从资源密度升级为“器件+工具链+生态”的系统能力。尽管受库存周期影响短期波动，但长期受益于AI、

2026-10-28 09:19:02 428

原创 FPGA 在 AI 方向的应用：从推理加速到边缘智能的完整技术图景

本文系统探讨FPGA在AI算力需求爆发背景下的独特定位。面对GPU与ASIC的强势竞争，FPGA凭借硬件可重构、低延迟确定性、灵活精度控制及高效数据流架构，在边缘推理、自动驾驶、工业视觉等对时延与能效敏感的场景中形成不可替代优势。文章从架构原理出发，对比FPGA与GPU/ASIC的本质差异，剖析其在量化、流水线设计、片上存储优化等方面的技术优势，并结合实际应用与开发挑战，展望其在异构计算与大模型适配中的未来前景。

2026-10-28 09:08:43 295

原创 IT 疑难杂症诊疗室：从“玄学故障”到可复现根因的技术文章大纲

四步诊疗流程：挂号、问诊、检查、处方四步走，把“凭感觉重启”变成一次结构化问诊。分层排查地图：按客户端与网络、网关与负载均衡、应用与运行时、中间件与缓存、数据库与存储自上而下逐层排除，每层留一条证据。一分钟速查清单：每层 2～3 条最优先命令，先快速缩小范围，再回到对照表深入排查。三个实战案例：连接池耗尽、内存泄漏、缓存不一致三类根因，分别对应慢 SQL、无界缓存与并发写窗口三种典型缺陷。复盘模板六字段：时间线、影响面、根因、止血与改进、责任人截止时间、回归验证，六项填满才算真正闭环。

2026-10-27 16:14:59 446

原创 FPGA 从入门到进阶：架构原理、开发流程与工程实践全解析

本文系统阐述了FPGA的核心价值与开发全貌：在灵活性与性能间平衡，适用于高速数据处理、通信基带、AI推理等场景。内容涵盖架构原理、硬件描述语言、开发流程、时序优化、跨时钟域处理及工程实践，强调“硬件思维”与验证的重要性。结合案例与学习路径，指出掌握FPGA不仅是工具使用，更是构建并行系统设计能力的关键，未来将向异构集成与高层次综合演进，持续赋能智能硬件创新。

2026-10-26 07:16:26 539

原创 FPGA 从入门到精通：架构、设计流程、时序约束与工程实践全解析

在GPU与ASIC崛起的今天，FPGA凭借“硬件可编程”特性，在通信、数据中心、工业控制等领域仍不可替代。其核心优势在于并行处理与硬实时性，实现纳秒级延迟与确定性响应。学习FPGA需建立硬件思维：理解并行默认、电路描述而非指令流、时钟为关键资源。掌握器件架构（CLB、BRAM、DSP、SerDes）、HDL设计规范（如非阻塞赋值、状态机三段式）及全流程开发方法，方能突破资源、时序与调试瓶颈。本文系统梳理从思维到实践的知识主线，助力开发者高效进阶。

2026-10-26 07:15:52 696

原创 FPGA 深度解析：从可编程逻辑原理到工程实践与架构选型

本文系统梳理FPGA技术脉络，从可编程逻辑结构、时序收敛、跨时钟域设计到高速接口与功耗管理，深入解析其“用空间换时间、用可重构换确定性”的核心价值。面向工程师，强调“为什么这样设计”，涵盖开发流程、软硬协同与选型策略，指出FPGA在低延迟、高吞吐、接口多变场景的优势及适用边界，总结出成功项目需具备清晰架构、规范流程与充分余量的三大特征。

2026-10-26 07:15:18 529

原创基于FPGA实现智能网卡的概念，什么是智能网卡

智能网卡(SmartNIC)是一种带有处理能力的网卡，能够独立完成网络、存储和安全任务，减轻CPU负担。相比传统网卡仅负责数据传输，智能网卡可进行OVS加速、隧道协议处理、TCP/IP卸载、RDMA通信、网络安全和存储协议加速等操作。FPGA是实现智能网卡的主流技术之一，因其可编程性和并行处理能力，能实现高速数据处理和动态加载不同功能。智能网卡主要用于解决数据中心网络带宽增长而CPU性能增长趋缓的问题，可显著提升网络性能。

2026-10-25 10:55:27 348

原创 FPGA开发Vivado Block Design/Vitis/SDK/xlinx/开发教程，保姆级别，一看就会！

本文摘要：《打通 Vivado Block Design 的任督二脉》是一篇针对Xilinx FPGA开发中Vivado Block Design（BD）设计的深度指南。文章从BD的工程定位入手，详细解析了创建BD时的命名规范与器件选择要点，IP核添加的策略与配置技巧，以及连线过程中的自动/手动连线平衡方法。重点探讨了AXI互联架构设计、中断系统实现、地址空间规划等核心问题，并提供了设计验证与Output Products生成的具体操作建议。作者结合实践经验，揭示了BD设计中常见的"坑点"，如IP锁定、地

2026-10-25 10:54:54 210

原创 FPGA资源优化实战：从LUT到BRAM的高效设计策略

本文面向FPGA初学者与中级工程师，系统讲解Xilinx 7 Series器件中LUT、BRAM、DSP48资源的优化策略。通过“硬核优先、流水线优先、BRAM优先”原则，结合Vivado综合流程，提供可落地的代码写法、综合属性及推断失败排查方法。重点涵盖组合逻辑拆分、流水线设计、双端口BRAM利用与可推断乘累加结构，辅以资源对比表与决策流程图，实现从报告分析到优化验证的闭环。

2026-10-25 10:54:12 170

原创用 Claude Code 重构遗留系统：从评估到落地的完整指南

本文系统阐述了利用Claude Code重构遗留系统的闭环方法：先通过代码体检与依赖分析评估风险，制定分层推进策略；再以小步快跑方式执行改造，每步即时验证；最后结合自动化测试与人工审查确保质量。强调“小步提交+人工审查”为底线，实现高效、可控的重构。

2026-10-24 15:09:04 113

原创 FPGA 凭什么统治 SDR？从 AD9361 到 DDC/FIR 的软件无线电全链路硬核拆解

本文深入解析FPGA实现软件无线电（SDR）的完整技术体系，从原理到实战全面拆解。核心观点：SDR通过“硬件通用、软件定义”实现频段与调制灵活切换，而FPGA凭借并行处理、低延迟、高速接口等优势，成为高性能SDR的首选。文章详解射频前端（如AD9361）、FPGA核心处理层（DDC/DUC、FIR滤波、抽取/插值）、上层应用层的异构架构，并拆解收发链路全流程。重点呈现5大可复用模块：射频接口驱动、数字下变频、多级抽取滤波、数据缓存与上传、数字上变频，附工程级时序设计要点，适合开发者快速落地项目。

2026-10-24 15:06:10 83

原创 Codex 下载与本地部署实战：从安装到跑通全流程

本文详述Codex本地部署全流程：从环境准备、安装配置到服务启动与验证，涵盖下载解压、PATH设置、环境变量配置及健康检查。通过curl/health接口确认服务正常运行，并提供端口占用、数据库权限、命令未找到等常见问题的排查方案。对比本地与云端部署优劣，强调本地部署在数据隐私与自主可控上的优势。最后给出性能调优、安全加固（如API密钥、HTTPS加密）与定期备份策略，助力实现稳定、安全的本地化运行。

2026-10-24 15:00:32 120

原创 FPGA开发 Modelsim TCL 常用的命令很重要！！！

本文梳理Modelsim中高频使用的TCL命令，按工程管理、仿真配置、运行控制、波形调试和自动化脚本五大场景分类，涵盖vlib、vcom、vsim、force、run、add wave等核心命令，附带功能说明与实用示例，助力实现仿真自动化与高效调试。

2026-10-23 10:24:47 311

原创基于FPGA实现Aurora协议，概念

本文详细解析Xilinx Aurora协议的原理与FPGA实现，涵盖其轻量级、高带宽特性及8B/10B与64B/66B两种编码方式。深入剖析协议分层架构（链路层、PCS、PMA）与数据收发流程，对比Framing与Streaming接口差异，并提供可复用的Verilog代码示例，助力开发者高效实现高速点对点通信。

2026-10-23 10:23:56 280

原创 AXI总线详细完整介绍：AMBA AXI协议与FPGA实现

AXI总线是ARM定义的高性能片上互联协议，主流为AXI4，核心特性包括5个独立单向通道、READY-VALID握手机制、突发传输与乱序处理，支持高带宽、低延迟数据交互。FPGA开发中仅使用三大子集：AXI4-Lite（寄存器配置）、AXI4（大数据块传输）、AXI4-Stream（无地址流式数据）。实现方式以调用厂商官方IP核为主，图形化拼接即可完成互联，无需手写协议逻辑；仅在定制场景下手动编写适配层，重点掌握AXI4-Lite从机与AXI4-Stream转发逻辑。掌握AXI是FPGA从入门到进阶的核心能

2026-10-23 10:22:37 455

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

python源码学习，内附教程，测试完全可以跑通，测试无误，放心验证，学会使用python工具

python源码教程，超级详细，附开发教程手册，python前端开发，入门学习第一章，教程非常仔细

python源码第七章，python源码教程，超级详细，附开发教程手册，python前端开发，开发入门学习第七章

python源码教程，超级详细，附开发教程手册，python前端开发，入门开发第五章，超级详细

python源码教程，超级详细，附开发教程手册，python前端开发，入门学习第六章，教程超详细

python源码教程，超级详细，附开发教程手册，python前端开发，开发学习第四章，入门级

python源码教程，超级详细，附开发教程手册，python前端开发，入门学习第三章

python源码教程，超级详细，附开发教程手册，python前端开发，入门级教程，第二章

空空如也