自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(6)
  • 问答 (3)
  • 收藏
  • 关注

原创 FPGA学习:verilog语言,DDS的基本原理与FPGA实现

DDS(Direct Digital Synthesizer)即数字合成器,是一种新型的频率合成技术,具有相对带宽大,频率转换时间短,分辨率高,相位连续性好等优点。比较容易实现频率、相位以及幅度的数控调制,广泛应用与通信领域。DDS的功能:产生一个高精度的信号源,如正弦波,三角波,方波等。

2024-11-27 11:00:36 719

原创 FPGA学习:使用Mif精灵初始化BOM,生成波形数据表

FPGA学习:使用Mif精灵初始化BOM,生成波形数据表

2024-11-27 10:45:21 495

原创 FPGA学习:verilog语言,串行移位寄存器74HC595驱动数码管

FPGA学习:verilog语言,串行移位寄存器74HC595驱动数码管(含源码)

2024-11-26 10:38:05 192

原创 FPGA学习:verilog语言:8个数码管动态扫描实验(含源码)

FPGA学习:verilog语言:8个数码管动态扫描实验(含源码,仿真)

2024-11-25 11:35:13 718

原创 基于FPGA的实验:基于状态机的按键消抖

FPGA学习:Verilog基于状态机的按键消抖

2024-11-21 14:15:22 195

原创 FPGA 学习:verilog语言,串口协议

基于FPGA的UART串口通讯协议(verilog),包含发送,接收,和顶层模块代码

2024-11-20 14:22:11 649

Mif精灵/coe(mif)文件生成器

在实际应用中,经常需要用到coe(mif)文件来初始化BOM,使用mif精灵生成满足需求的coe(mif)文件,直接使用,可以大大节省时间,且更准确。

2024-11-27

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除