RISC-V基础指令之lw和sw（包含使用说明及实例）

最新推荐文章于 2025-02-18 14:32:36 发布
最新推荐文章于 2025-02-18 14:32:36 发布
阅读量3.1w 收藏 63
点赞数 18
CC 4.0 BY-SA版权
分类专栏： RISC-V基础知识 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_52505851/article/details/132086460

LW和SW指令是用于加载和存储字（word）的指令，一个字是32位（4个字节）的数据。LW指令从内存中读取一个字，并将其存放在一个寄存器中。SW指令将一个寄存器中的字写入内存中。这两个指令都需要一个基址寄存器（rs1）和一个偏移量（offset），用来计算内存地址。LW和SW指令的格式如下：

  • LW rd, offset(rs1)：从内存地址x[rs1] + sext(offset)处读取一个字，存放在rd寄存器中，其中x[rs1]是rs1寄存器中的值，sext(offset)是符号扩展后的12位立即数。
  • SW rs2, offset(rs1)：将rs2寄存器中的字写入内存地址x[rs1] + sext(offset)处，其中x[rs1]是rs1寄存器中的值，sext(offset)是符号扩展后的12位立即数。

LW和SW指令都属于I-Format类型的指令，它们的格式如下：

类型opcoderdfunct3rs1imm
I-Format01000115位0105位12位
  • opcode：这是指令的操作码，用来表示指令的类型和功能。LW和SW指令的opcode都是0100011，占6位。
  • rs1：这是指令的第一个源寄存器，用来存放基址。LW和SW指令都需要一个基址寄存器来计算内存地址。rs1占5位，可以表示32个寄存器中的任意一个。
  • rs2（rd）：这是指令的第二个源寄存器，用来存放要存储的数据。SW指令需要一个数据寄存器来写入内存。rs2占5位，可以表示32个寄存器中的任意一个。
  • funct3：这是指令的功能码，用来区分不同的操作。LW和SW指令的funct3都是010，占3位。
  • imm：这是指令的立即数，用来表示偏移量。LW和SW指令都需要一个偏移量来计算内存地址。imm占12位，可以表示-2048到2047之间的任意整数。

例如，假设有以下指令：

  • LW x5, 0(x2)
  • SW x5, 4(x2)

它们的32位表示如下：

  • LW x5, 0(x2)：0000 0000 0000 0010 010 00101 0100011
  • SW x5, 4(x2)：0000 0000 0000 0100 00101 010 00101 0100011

可以看到，它们的opcode、funct3、rs1和imm都有不同的值，而rs2只在SW指令中有意义。

例如，假设x2寄存器中的值为0x1000，内存地址0x1000处的值为0x12345678，内存地址0x1004处的值为0x87654321，那么以下指令的效果如下：

  • LW x5, 0(x2)：将内存地址0x1000处的值0x12345678读取到x5寄存器中。
  • LW x6, 4(x2)：将内存地址0x1004处的值0x87654321读取到x6寄存器中。
  • SW x5, 4(x2)：将x5寄存器中的值0x12345678写入内存地址0x1004处，覆盖原来的值0x87654321。
  • SW x6, 0(x2)：将x6寄存器中的值0x87654321写入内存地址0x1000处，覆盖原来的值0x12345678。

LW和SW指令有多种使用方式，主要有以下几种：

  • 用于数组元素的访问：如果数组元素是一个字，那么可以用LW和SW指令来读取或修改数组元素。例如，假设数组a在内存中从地址0x2000开始连续存放，每个元素占4个字节，那么以下指令可以实现a[i] = a[i+1]的功能：

    • LW x5, 4(x6)：将a[i+1]读取到x5寄存器中，其中x6寄存器中是i乘以4后的结果。
    • SW x5, 0(x6)：将a[i+1]写入a[i]处。

  • 用于结构体成员的访问：如果结构体成员是一个字，那么可以用LW和SW指令来读取或修改结构体成员。例如，假设结构体student有两个成员name和age，分别占4个字节，并且结构体变量s在内存中从地址0x3000开始连续存放，那么以下指令可以实现s.age = s.age + 1的功能：

    • LW x5, 4(x7)：将s.age读取到x5寄存器中，其中x7寄存器中是s的起始地址0x3000。
    • ADDI x5, x5, 1：将s.age加一。
    • SW x5, 4(x7)：将s.age写回内存。

  • 用于函数参数和返回值的传递：如果函数参数或返回值是一个字，那么可以用LW和SW指令来传递它们。例如，假设有一个函数f(int x)，它的功能是返回x的平方，那么以下指令可以实现调用f(10)并将结果存放在x5寄存器中的功能：

    • LI x10, 10：将10加载到x10寄存器中，作为函数参数。
    • SW x10, -4(x2)：将x10寄存器中的值保存到内存中，用于函数调用时的栈操作。
    • JAL x1, f：跳转到函数f，并将返回地址保存在x1寄存器中。
    • LW x5, 0(x2)：将函数返回值从内存中读取到x5寄存器中。
risc-v 栈分析
Do one thing at a time, and do well.
08-26 1768
下面查看该进程的内存映射(memory map)，要查看GDB attach了的进程的内存映像，可以执行一下命令，执行该命令后，GDB就会显示与被调试的进程相对应的/proc//maps的信息。它表示栈空间，栈空间的顶端是0x3fff800000。然而，刚看到的栈指针的值却是0x3fff7ffff0，超出了栈的范围。访问地址超出了栈的范围，也就是说，发生了栈溢出。GDB等调试器的backtrace功能是通过搜索栈中保存的 信息来实现的。LR_c 指的是父函数调用子函数时，返回子函数的pc值。......
手把手教你玩转RISC-V指令集--第三部分：RISC-V编程实践 3.1 RISC-V汇编语言编程 RISC-V汇编语言编程实例
最新发布
xiaoheshang_123的博客
08-02 8
本文通过6个典型实例展示了RISC-V汇编语言编程方法，包括：基础算术运算、条件判断、循环结构、函数调用、系统调用和数组操作。每个实例包含完整代码和注释，演示了RISC-V指令的简洁性和结构化特点。文章最后指出这些程序可通过riscv64-unknown-elf-gcc工具链编译运行，并预告下节将介绍RISC-V程序的编写与调试技巧。这些实例为理解RISC-V底层编程提供了实用参考。
指令流水线
tridoron6的博客
11-29 1216
《计算机组成与系统结构》（第二版）
RISC-V 指令系统
weixin_44538128的博客
07-09 3022
指令集从本质上可以分为复杂指令集（Complex Instruction Set Computing，CISC）和精简指令集（Reduced Instruction Set Computing，RISC）两种。复杂指令集的特点是能够在一条指令内完成很多事情。指令架构（Instruction Set Architecture, 缩写为ISA），是软件和硬件的接口，不同的应用需求，会有不同的指令架构。RISC-V指令集使用模块化的方式进行组织，每一个模块使用一个英文字母来表示。
MIPS单周期CPU设计——lw和sw指令的设计
热门推荐
吴立赛的博客
06-06 5万+
1.lw，sw指令格式及功能 指令 [31:26] [25:21] [20:16] [15:0] 意义 lw 100011 rs rt offset 从数存（数据存储器）中取数据写进寄存器 sw 101011 rs rt offset 将寄存器中的值写入数存 2.所需模块框图及指令执行过程 lw指令和sw指令需要DataMem（数据存储器）来取数据或存数据。 执行过程： lw： 从数存中取数据写入寄存器，rega提供数存单元地址（源），regc提供寄存器地址（目的）。 ①IF模块将
【计算机系统设计】实践笔记（6）改进数据通路：lw和sw指令
X
12-09 4920
不想多说了……前面的铺垫足够了，剩下的自己做做应该也会了，如果遇到问题，就搜一下自己查阅就好。 这篇水过，没有太多技术点。 唯一注意的是，引入的RAM和ROM的clk触发问题，可能引起时序问题，等实际测试遇到问题再解决，问题出现之前也不知道会遇到啥。 ...
RISC-V 指令集--sw 指令
MHD0815的博客
04-16 3541
指令代表 "store word"，用于将一个32位（即一个字，word）的数据从寄存器存储到内存中。这样，我们就完成了从寄存器到内存的32位数据存储操作。处（因为16的十六进制表示是。寄存器中的值存储到内存地址。在 RISC-V 指令集中，，那么这条指令将会把。
【RISCV 常见汇编指令学习 1.2 -- CSRW | CSRR | XORI | ANDI | DRET | J | JR】
CodingCos的博客
02-18 1321
CSRW/CSRR：用于写入和读取控制与状态寄存器，支持调试和状态管理。SW/lw：实现内存与寄存器间数据传输，是数据存取的基础。XORI/ANDI：进行位运算操作，常用于状态标志和掩码处理。J/JR：实现无条件和寄存器间接跳转，支持静态与动态跳转。ret/dret：分别用于函数返回与调试模式退出，帮助程序在不同执行环境中正确恢复状态。这些指令构成了 RISCV 汇编编程的基础，理解它们的功能和使用场景对于开发高效、正确的底层软件至关重要。
RISC-V汇编总结
swh547的博客
06-11 1814
一、risc-v汇编格式二、risc-v常用汇编伪指令三、risc-v汇编编程示例四、GCC内联汇编。
实训——RISC-V 汇编语言实践
clear_king的博客
05-06 3265
加载存储指令：实现字节、半字(half word)、字(word)、双字（RV64I）的加载，存储操作，采用的都是寄存器相对寻址方式。整数运算指令：算术、逻辑、比较等基础运算功能。I 型指令，用于短立即数和访存 load 操作。分支转移指令：实现条件转移、无条件转移操作。S 型指令，用于访存 store 操作。R 类型指令,用于寄存器-寄存器操作。仅标记部分对应汇编语句（借助符号）B 类型指令，用于条件跳转操作。J 型指令，用于无条件跳转。U 型指令，用于长立即数。对应汇编语句（借助符号）
【RISC-V新手必备】：0基础入门RISC-V指令集的5大绝招
本文首先概述了RISC-V指令集的历史和发展，重点介绍其核心设计理念及其组成部分，包括基础整数指令集和扩展指令集。接着，本文详细探讨了RISC-V软件开发环境的搭建，包括编译器工具链的安装配置、汇编器使用基础以及...
RISC-V 指令集介绍
qq_57502075的博客
07-31 1万+
rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs1 (Source Register 1)是第一个源操作数寄存器，占了5bit，在指令的15-19bit；rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。rs2 (Source Register 2)是第二个源操作数寄存器，占了5bit，在指令的25-31bit。
RISC-V常用指令学习笔记
JIUMAO1128的博客
11-13 7082
R-type,S-type,I-type,B-type,J-type,乘除法指令介绍
RISCV--汇编指令
yuqian20122013的博客
01-26 2855
la a0, _start //把 _start地址放到a0 li a1, 1 // 把立即数1 放到a1 slli a1, a1, 29 //这里的值是 a1的值<<29 值放到a1 bleu a1, a0, _start0800 // a1 < a0,跳转到_start0800 srli a1, a1, 2 // a1 >>2 a1的值 右移2 后值放到a1 lw: 从数据存储器中取数据写进寄存器 sw:将寄存器中的值写入数据存储器 ...
21｜RISC-V指令精讲（六）：加载指令实现与调试
sucaiwa的博客
03-03 6541
你好，我是LMOS。之前我们已经学过了RISC-V中的算术指令、逻辑指令、原子指令。这些指令主要的操作对象是寄存器，即对寄存器中的数据进行加工，这是RISC体系的重要特性。但你是否想过寄存器中的数据从哪里来呢？答案是从内存中来，经过存储指令加载到寄存器当中。RISC-V是一个典型的加载储存体系结构，这种体系类型的CPU，只有加载与储存指令可以访问内存，运算指令不能访问内存。这节课我们就来学习一下RISC-V的加载指令。顾名思义，加载指令就是从一个地址指向的内存单元中，加载数据到一个寄存器中。
【计算机组成原理】RISCV指令集指令简单介绍
capodexi的博客
01-09 8321
RISCV指令集指令简单介绍 计算机组成原理课程复习中，课程要求掌握理解精简指令集的构成，掌握计算、存取、跳转等基本指令，能够读懂ppt中的微程序实例。 因此我仔细查找技术手册并整理了一些RISCV指令集的常用指令含义及用法，整理如下： 首先明确：RISCV32位仅有32个寄存器，其中可用31个（x1-x31），x0默认取0 add 加法 add rd,rs,rt //rd=rs+rt sub 减法 sub rd,rs,rt //rd=rs-rt addi 带立即数的加法 addi rt,rs,c //rt
RISC-V汇编学习笔记（二）：RISC-V汇编语言访存指令
weixin_75067193的博客
09-21 1363
摆烂才是王道
RISC-V平台的汇编指令解析
liuyuedechuchu的博客
03-28 2224
csrr a0, 0xF14 //把0xF14的值读入到a0中 andi a1, a0, 0x1f //把a0 和0x1F按位与运算后存储到a1中 srli a0, a0, 5 //将高位移动到低位,覆盖a0 (SLLI是逻辑左移(0被移入低位); SRLI是逻辑右移(0被移入高位);SRAI是算术右移(原来的符号位被复制到空出的高位中)) li a2, ARCHI_FC_CID //将ARCHI_FC_CID 的低6位取出写入到a2中 (C.LI 指令将符号扩展的 6 位立即数
从零开始设计RISC-V处理器——指令系统
qq_45677520的博客
01-04 3万+
从零开始设计RISC-V处理器
RISC-V指令译码器设计
05-26
### RISC-V 指令译码器设计与实现方案 #### 1. 概述 RISC-V 是一种基于精简指令集计算（Reduced Instruction Set Computing, RISC）原则的开源指令集架构。它具有模块化、可扩展的特点，适用于多种应用场景。指令译码器作为 CPU 的核心组件之一，在执行每条指令前负责将其解码为控制信号并传递给后续处理单元。 在设计 RISC-V 指令译码器时，需考虑以下几个方面：支持的目标指令子集、硬件资源利用率以及性能优化目标[^2]。 --- #### 2. 指令格式解析 RISC-V 支持五种主要类型的指令格式，分别为： - **R 类型**: 寄存器操作类指令（如 `add`, `sub`） - **I 类型**: 立即数操作类指令（如 `addi`, `lw`） - **S 类型**: 存储类指令（如 `sw`） - **B 类型**: 条件分支类指令（如 `beq`, `bne`） - **U 类型 和 J 类型**: 跳转类指令（如 `jal`, `lui`） 这些不同类型的指令通过其 opcode 字段区分，并进一步由功能字段决定具体的操作行为[^3]。 --- #### 3. 设计方法论 以下是针对 RISC-V 指令译码器的一种常见设计方案： ##### （1）输入端口定义 - 输入数据宽度通常固定为 32 位（对于标准 RV32 架构而言），对应一条完整的机器码。 ##### （2）逻辑分解 - 使用组合逻辑电路完成对 opcode 及其他字段的分析。 - 对于复杂指令可能还需要引入状态机来辅助管理多个周期内的操作序列。 ##### （3）输出接口说明 - 输出应包括但不限于 ALU 控制信号、寄存器读/写地址线指示、存储访问请求标志等必要参数。 ##### （4）Verilog 或 VHDL 描述实例 下面给出一段简单的 Verilog 实现片段用于演示如何构建基本形式下的 RISC-V 解码逻辑: ```verilog module decoder ( input wire [31:0] instr, output reg [2:0] alu_op, output reg mem_read, output reg mem_write, ... ); always @(*) begin case(instr[6:0]) // Extract Opcode Field 7'b0110011 : begin // R-Type Instructions alu_op = instr[14:12]; mem_read = 1'b0; mem_write = 1'b0; ... end 7'b0010011 : begin // I-Type Arithmetic Immediate Instructions alu_op = {instr[30], instr[14:12]}; mem_read = 1'b0; mem_write = 1'b0; ... end default : begin alu_op = 3'd0; mem_read = 1'b0; mem_write = 1'b0; ... end endcase end endmodule ``` 上述代码仅展示了一个简化版的例子，实际应用中还需加入更多细节以满足特定需求[^2]。 --- #### 4. 性能考量因素 当评估所提出的译码机制有效性时可以从如下几个维度入手： - 正确性验证：确保所有预期路径均被覆盖并无遗漏错误情况发生； - 面积成本估算：尽量减少不必要的额外门级消耗从而降低整体芯片面积开销； - 功耗表现测量：关注动态切换频率较高的部分加以改进达到节能效果； --- #### 5. 结语 综上所述，围绕着选定好的基础指令集合展开深入研究之后便可以着手规划整个 cpu 外形轮廓及其运作流程图谱进而正式迈入编码阶段之前做好充分准备至关重要^。 ---
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

D了一天bug忘了编译

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值