【RISCV 常见汇编指令学习 1.2 -- CSRW | CSRR | XORI | ANDI | DRET | J | JR】

已于 2025-02-18 14:33:24 修改
阅读量1.3k 收藏 14
点赞数 11
CC 4.0 BY-SA版权
分类专栏： # 【RISCV 常见汇编专栏】 文章标签： 汇编 RISCV
于 2025-02-18 14:32:36 首次发布
主公讲ARM
本文链接：https://blog.youkuaiyun.com/sinat_32960911/article/details/145704939

文章目录

Overview

在 RISCV 汇编中，不同类型的指令用于完成控制寄存器操作、内存存取、位操作、跳转以及返回等功能。下面将逐对详细介绍这些指令，并配合示例说明其用途和工作机制。
本文将 详细介绍 RISCV 中的汇编指令 CSRW 和 CSRR 及 SW 和 lw 及 XORI 和 ANDI 及 J 与 JR 及 ret 与 dret，每一对都举例介绍

1. CSRW 与 CSRR

功能说明

  • CSRW（CSR Write） ：将通用寄存器中的值写入指定的控制和状态寄存器（CSR）。

  • CSRR（CSR Read） ：从指定的 CSR 中读取值到通用寄存器中。
    这两条指令用于管理 CPU 的特殊寄存器，常见于调试或权限管理中。例如，通过 CSRW 指令可以将当前调试相关的状态存入 dscratch 寄存器，而 CSRR 可用于读取 mhartid（硬件线程编号）来确定当前执行的 hart。
    示例

	csrw dscratch0, s0      # 将寄存器 s0 的值写入调试专用寄存器 dscratch0
    csrr s1, mhartid        # 从 mhartid 寄存器读取当前 hart ID 到 s1

上述指令通常用于保存和获取调试状态以及硬件线程信息[2 ][1 ]。

2. SW 与 lw

功能说明

  • SW（Store Word） ：将一个 32 位寄存器中的数据存入内存地址中。

  • LW（Load Word） ：从指定内存地址加载一个 32 位数据到寄存器中。
    这两条指令实现内存与寄存器之间的数据传输，是程序数据存取的基本手段。
    示例

	sw s0, 396(zero)       # 将 s0 中的值存入地址 (zero + 396)，396 十进制约等于 0x18c
    lw s1, 384(zero)       # 从地址 (zero + 384，即 0x180) 加载数据到 s1

这种数据传输操作常用于保存计算结果或传递数据，例如在函数调用时保存现场或交换数据[3 ]。

3. XORI 与 ANDI

功能说明

  • XORI（XOR Immediate） ：对寄存器中的数据与一个立即数进行按位异或操作，并将结果存回目标寄存器。

  • ANDI（AND Immediate） ：对寄存器中的数据与一个立即数进行按位与操作，将结果存回目标寄存器。
    这两条指令用于进行位级运算，常用来修改、清零或提取数据的特定位。
    示例

	xori s1, s1, 1024      # 将 s1 与立即数 1024 (0x400) 异或，用于切换特定位
    andi s0, s0, 0         # 将 s0 与 0 做按位与运算，结果 s0 被清零

这种操作在条件判断、位掩码操作及状态标志修改中十分常见[2 ][1 ]。

4. J 与 JR

功能说明

  • J（Jump） ：无条件跳转到一个指定的立即地址。RISCV 中 J 通常为伪指令，其本质为 jal x0, offset，即跳转而不保存返回地址。

  • JR（Jump Register） ：跳转到一个由寄存器指定的地址。它通常用来实现函数调用的返回或间接跳转。
    示例

	j 0x184                # 无条件跳转到当前 PC 加偏移 0x184 的地址
    jr ra, 0               # 使用寄存器 ra 的内容进行跳转（通常 ret 的实现方式）

这里，J 指令常用于静态的代码跳转，而 JR 则可实现动态跳转，如函数调用返回（利用 jalr x0, ra, 0 实现 ret）。[4 ][5 ]。

5. ret 与 dret

功能说明

  • ret ：传统意义的返回指令，通常是 jalr x0, ra, 0，用于从函数返回，跳转到存放在 ra 寄存器中的返回地址。

  • dret ：调试返回指令，用于从调试异常或调试模式中返回到正常执行状态。dret 指令会恢复调试之前的状态，使程序继续运行。
    示例

	ret                    # 从函数中返回，等价于 jalr x0, ra, 0
	dret                   # 从调试模式中退出，恢复正常程序执行

在调试过程中，dret 用于退出 ebreak 断点调试状态，而 ret 则用于正常的函数调用返回。两者的主要区别在于应用场景和上下文恢复机制[6 ][7 ]。

6. 总结

本文详细介绍了 RISCV 汇编中几组常用指令对及其使用场景：

  • CSRW/CSRR ：用于写入和读取控制与状态寄存器，支持调试和状态管理。

  • SW/lw ：实现内存与寄存器间数据传输，是数据存取的基础。

  • XORI/ANDI ：进行位运算操作，常用于状态标志和掩码处理。

  • J/JR ：实现无条件和寄存器间接跳转，支持静态与动态跳转。

  • ret/dret ：分别用于函数返回与调试模式退出，帮助程序在不同执行环境中正确恢复状态。

这些指令构成了 RISCV 汇编编程的基础，理解它们的功能和使用场景对于开发高效、正确的底层软件至关重要。通过具体的示例代码，我们可以看到每条指令在实际代码中的应用，以及它们如何协同完成程序流程控制和状态管理[1 ][2 ][3 ][4 ][5 ][6 ][7 ][8 ].

🌐 Sources

  1. blog.youkuaiyun.com - RISC-V基础指令之lw和sw（包含使用说明及实例） 原创

  2. blog.youkuaiyun.com - RISCV - 2 “Zicsr“, CSR Instructions 原创

  3. ithelp.ithome.com.tw - DAY4: RISC-V: CSR指令用法 - iT 邦幫忙

  4. www.cnblogs.com - 一起学RISC-V汇编第4讲之指令格式

  5. stackoverflow.com - Using GCC to produce readable assembly?

  6. five-embeddev.com - RISC-V “V” Vector Extension / Privileged ISA - CSR Instructions

  7. www.sunnychen.top - RISC-V基本指令集概述 - SunnyChen的小窝

RISC-V CSR 相关指令集
u011728490的博客
07-19 6628
CSRRW(Atomic Read/Write CSR) 指令原子性的交换CSR和寄存器中的值。 CSRRW指令读取在CSR中的旧值，将其零扩展到32位，然后写入整数寄存器rd中，rs1寄存器中的值将被写入CSR中。如果rd为x0，则不对csr执行读操作 示例： csrrw t6，mscratch，t6 t6=mscratch mscratch=t6 伪指令csrw csr rs <==> csrrw x0, csr.
RISC-V汇编总结
swh547的博客
06-11 1816
一、risc-v汇编格式二、risc-v常用汇编伪指令三、risc-v汇编编程示例四、GCC内联汇编。
RISC-V基础指令之lw和sw（包含使用说明及实例）
欢迎交流！
08-03 3万+
LW和SW指令是用于加载和存储字（word）的指令，一个字是32位（4个字节）的数据。SW指令将一个寄存器中的字写入内存中。用于结构体成员的访问：如果结构体成员是一个字，那么可以用LW和SW指令来读取或修改结构体成员。用于函数参数和返回值的传递：如果函数参数或返回值是一个字，那么可以用LW和SW指令来传递它们。用于数组元素的访问：如果数组元素是一个字，那么可以用LW和SW指令来读取或修改数组元素。可以看到，它们的opcode、funct3、rs1和imm都有不同的值，而rs2只在SW指令中有意义。
RISCV指令集中的CSR寄存器与相关指令
LiuJLe的博客
03-14 1681
SYSTEM主操作码用于编码RISC-V ISA中的所有特权指令。这些指令可以分为两大类: - 一类是在Zicsr扩展中定义的自动读-修改-写控制和状态寄存器(csr)。 - 一类是所有其他特权指令。
高性能编程专题-JVM--指令码
puwan4207的博客
09-25 789
指令码 常量入栈指令 局部变量值转载到栈中指令 将栈顶值保存到局部变量中指令 wide指令 通用（无类型）栈操作指令 类型转换指令 整数运算 浮点运算 逻辑运算 控制流指令——条件跳转指令 控制流指令——比较指令 控制流指令——无条件跳转指令 控制流指令——表跳转指令 控制流指令——异常和finally 对象操作指令 数组操作指令 方法调用指令 方法返回指令 线程同步指令 ...
riscv简单常用汇编指令xv6
surfaceyan的博客
03-10 2530
riscv在目录下,执行make qemu-gdb ,进程会阻塞.另开一个终端,在目录下,执行gdb-multiarch kernel/kernel进入gdb后 b _entry将断点打在最开始处退出qemu:用户态执行#include "syscall.h"# execinit , 0 };init , 0 };init , 0 };init , 0 };init , 0 };;init , 0 };init , 0 };init , 0 };
RISC-V特权架构 - CSR寄存器
百里杨的博客
02-29 8983
我们知道，CSR寄存器被划分为4个级别：用户级、监管级、超级监管级、机器级。接下来，我们看看各个权级，具体定义了哪些寄存器。
RISCV-伪指令列表
11-01
RISCV（Reduced Instruction Set Computer - V）是一种开放源代码的指令集架构，旨在提供高效、简洁且可扩展的计算平台。RISC-V指令集包括了基础指令和一些伪指令，以支持软件开发和程序设计。伪指令并非实际硬件...
rt-thread学习之路第六十九章--内核移植之RISC-V移植
weixin_43554326的博客
12-10 1281
不同的 RISC-V 内核芯片，我们会发现一个很有意思的现象：任务切换代码经常有一些不一样的地方，比较碎片化，因此我们会发现，有时，很难比较统一的将任务切换代码都放在 common 文件夹中，查看 libcpu\risc-v\SConscript 文件，我们会发现，不同内核架构，有时无法使用 common 文件夹中的任务切换代码。在 RISC-V 内核架构设计上，common 文件夹一般来用存放的是不同 RISC-V 内核的通用任务切换代码，其他不同内核之间不一样的地方，使用单独的文件夹存放。
RISC-V ISA 学习笔记(1) 指令集介绍及基本指令集RV32I v2.0
热门推荐
New_Horizon_的博客
05-20 3万+
@[TOC](RISC-V ISA 学习笔记(一)) （1）RISC-V指令集介绍 RISCV指令集是UC Berkley 大学设计的第五代开源 RISC ISA, V 暗示了支持变种（Variations）和向量（Vector）,其中数据的并型加速功能也是设计的明确目标，这是当今专用硬件的一个重要发展方向。 RISC ISA相对于 成熟的指令集来说有开源、简捷、可扩展、和后发优势（没有历史包袱...
RISC-V 压缩指令集手册 中文版
03-09
介绍了RISC-V体系结构中的压缩指令集，有很多有用的指令以供参考。中文版
CSRR-SIW 带通滤波器
07-08
基于CSRR加载的SIW带通滤波器 基于互补开口谐振腔的基片集成波导带通滤波器
RIAC-V架构开发——CSR指令访问控制与状态寄存器的两种方式（寄存器名字、寄存器编号）
weixin_42031299的博客
10-16 2361
（1）CSR，即Control and Status Register，控制与状态寄存器，属于CPU自带的一类寄存器，csr寄存器采用12bit编码，共支持4096个csr寄存器，其中RISC-V架构规定占用了部分地址，剩下的地址可自由分配；（2）CSR指令是专门用来访问csr寄存器的，具体指令格式见上图；
RISCV--汇编指令
yuqian20122013的博客
01-26 2856
la a0, _start //把 _start地址放到a0 li a1, 1 // 把立即数1 放到a1 slli a1, a1, 29 //这里的值是 a1的值<<29 值放到a1 bleu a1, a0, _start0800 // a1 < a0,跳转到_start0800 srli a1, a1, 2 // a1 >>2 a1的值 右移2 后值放到a1 lw: 从数据存储器中取数据写进寄存器 sw:将寄存器中的值写入数据存储器 ...
RISC-V汇编学习笔记（三）:RISC-V汇编语言和条件判断分支转移指令
weixin_75067193的博客
09-22 1482
摆烂才是王道
IEEE论文-基于耦合互补分裂环谐振器(C-CSRR)的紧凑平衡双带和三带BPFs
qq_41120409的博客
09-23 2349
小刚阅读 Compact Balanced Dual- and Tri-Band BPFs Based on Coupled Complementary Split-Ring Resonators (C-CSRR)——IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 26, NO. 2, FEBRUARY 2016
RISC-V(2)——特权级及特权指令集
口袋里的跳跳糖
08-30 3720
一个 RISC-V 硬件线程（）是运行在某个特权级上的，这个特权级被编码到一个或者多个控制和状态寄存器）中的一种模式。当前定义了四种特权级，如下所示。特权级的作用现象机器级是最高级特权，也是 RISC-V 硬件平台唯一必须的特权级。所有硬件实现必须提供M-mode，因为这是唯一的模式，可以不受限制地访问整个机器。最简单的RISC-V实现可以仅提供M-mode，虽然这样做不能为防止不正确的、恶意应用代码提供保护。
RISC-V 汇编指令学习 -- 基于启动文件startup.S / startup.s
weixin_50212044的博客
03-04 2805
汇编，RISC-V, startup.S,startup.s 启动文件
riscv debug (一) 相关概念
u011011827的博客
11-05 2604
riscv debug架构 图中 core 有1个, DM 就有1个,相应的 DTM 就有1个 core 有4个, DM 就有4个,相应的 DTM 就有4个 , 一一对应 riscv debug 与 jtag 的关系 riscv debug 实现了 "jtag" 定义的 jtag状态机 riscv debug 实现了 "jtag" 定义的 硬件接口 riscv debug 实现了 "jtag" 定义的 IDCODE BYPASS riscv debug 还定义 了 jtag 未定义的 1. DM
riscv的csr指令
最新发布
06-05
### RISC-V架构中的CSR指令及其用法 RISC-V架构中，控制与状态寄存器（Control and Status Registers, CSR）是特权架构的重要组成部分，主要用于管理和监控处理器的状态和行为。CSR指令提供了对这些寄存器的访问能力[^3]。以下是关于RISC-V CSR指令的详细解析及其使用方法。 #### CSR指令概述 RISC-V定义了三类CSR指令，用于读取、写入或更新CSR寄存器的值。这些指令分别是`csrr`、`csrw`和`csr*`系列指令，每种指令都有特定的功能和应用场景[^10]。 - **`csrr`指令**：从CSR寄存器中读取数据并存储到通用寄存器中。 ```asm csrr rd, csr ``` - `rd`：目标通用寄存器，用于存储CSR寄存器的值。 - `csr`：目标CSR寄存器的地址。 - **`csrw`指令**：将通用寄存器的值写入CSR寄存器。 ```asm cswr rs, csr ``` - `rs`：源通用寄存器，其值将被写入CSR寄存器。 - `csr`：目标CSR寄存器的地址。 - **`csrrw`指令**：先从CSR寄存器读取数据到通用寄存器，然后将另一个通用寄存器的值写入CSR寄存器。 ```asm csrrw rd, csr, rs ``` - `rd`：目标通用寄存器，用于存储CSR寄存器的原始值。 - `csr`：目标CSR寄存器的地址。 - `rs`：源通用寄存器，其值将被写入CSR寄存器。 此外，还有类似的变体指令如`csrrs`（设置位）、`csrrc`（清除位），它们可以在写入CSR寄存器的同时保留某些位不变[^4]。 #### CSR寄存器的分类与功能 CSR寄存器的地址空间被划分为多个区域，每个区域对应不同的功能和用途。例如： - 核心控制区域：用于设置处理器的运行模式、中断控制等。 - 性能监测区域：用于记录指令执行周期数、缓存命中率等信息。 - 时间管理区域：用于时钟中断处理和时间戳记录[^3]。 #### CSR指令的实际应用 在实际开发中，CSR指令常用于以下场景： 1. **中断与异常处理**：通过访问CSR寄存器（如`mie`、`mip`、`mstatus`等），可以配置和查询中断使能状态、当前中断状态以及处理器的特权模式[^11]。 ```asm csrr t0, mstatus # 读取mstatus寄存器 csrw mie, x0 # 禁用所有中断 ``` 2. **性能监控**：利用CSR寄存器（如`cycle`、`instret`）记录指令执行时间和数量，以评估程序性能。 ```asm csrr a0, cycle # 读取当前周期数 ``` 3. **时间管理**：通过访问时钟相关的CSR寄存器（如`time`、`mtime`、`mtimecmp`），实现精确的时间管理[^16]。 ```asm csrr t1, time # 读取当前时间戳 ``` #### 示例代码：CSR指令的使用 以下是一个简单的示例，展示如何使用CSR指令配置中断使能并读取当前周期数。 ```asm # 配置机器模式中断使能 li t0, 1 << 3 # 设置外部中断使能位 (MEIE) csrrs mie, x0, t0 # 启用机器模式外部中断 # 读取当前周期数 csrr a0, cycle # 将cycle寄存器的值读取到a0寄存器 ``` #### 注意事项 1. 不同的特权模式下，可访问的CSR寄存器范围有所不同。例如，用户模式只能访问少量的CSR寄存器，而机器模式可以访问所有CSR寄存器[^9]。 2. 在编写涉及CSR寄存器的代码时，需确保正确处理特权级切换和中断屏蔽，以免引发异常或错误行为[^14]。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值