基于FPGA实现LED的闪烁——HLS

最新推荐文章于 2025-02-25 14:24:45 发布
最新推荐文章于 2025-02-25 14:24:45 发布
阅读量2.2k 收藏 30
点赞数 3
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_43279579/article/details/117084706
版权
本文详细介绍了使用Vivado HLS进行FPGA开发的过程，从HLS的基本概念、环境配置到实例——LED灯的控制。通过高级语言C++实现功能模块并转换为RTL电路，提高了开发效率。文章还涵盖了C仿真、C综合以及如何在Vivado中导入和验证HLS生成的IP核。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

工具
Vivado 2018.3

一、HLS的介绍

  1. HLS的概念
    HLS是一款高层次综合工具，可以帮助开发者加快开发效率。开发者可以通过HLS将C/C++等高级语言转换为RTL电路。尤其，在对于一些比较复杂的算法的时候，能够提供较大的便利。
  2. HLS与VHDL/Verilog
    VHDL/Verilog对于一些算法比较简单，开发周期不长的来说是比较适用的，然而，一个开发过程，往往算法会比较复杂，并且可能会经历较长时间的仿真和调试，面对这样的问题，提出了HLS。通过高级语言编程，来实现功能模块，这样就会大大提供开发效率。
  3. HLS的关键技术
    通过高级语言实现功能，并转换为RTL电路。实际上HLS相对于一个IP生成器。
  4. 技术局限性
    对于人工智能方面来说，HLS在开发上，还是比较困难的，需要有强大的C/C++的编程能力，从而，来实现功能。

二、实现HLS的环境配置

安装vivado的参考链接：
https://blog.youkuaiyun.com/qq_43279579/article/details/116849636
对于vivado的安装，就已经自动完成了HLS

三、HLS的实例——Led点亮

  1. 创建一个HLS工程
    ①打开Vivado HLS，点击Create New Project
    在这里插入图片描述
    ②输入相关工程信息
    在这里插入图片描述
    ③选择顶层函数，此处暂不管
    在这里插入图片描述
    ④选择添加C仿真文件，此处可以暂时不管
    在这里插入图片描述
    ⑤选择器件
    在这里插入图片描述
  2. 添加文件
    ①源文件添加
    点击Source，右键后，选择New File,创建文件
    led.h
    #ifndef _SHIFT_LED_H_
#define _SHIFT_LED_H_

#include "ap_int.h"
#define CNT_MAX 100000000
//#define CNT_MAX 100,100M时钟频率下计数一秒钟所需要的计数次数
#define FLASH_FLAG CNT_MAX-2
// typedef int led_t;
// typedef int cnt_t;
typedef ap_int<1> led_t;
typedef ap_int<32> cnt_t;
void flash_led(led_t *led_o , led_t led_i);

#endif
    led.cpp
    #include "led.h"

void flash_led(led_t *led_o , led_t led_i){
#pragma HLS INTERFACE ap_vld port=led_i
#pragma HLS INTERFACE ap_ovld port=led_o
	cnt_t i;
	for(i=0;i<CNT_MAX;i++){
		if(i==FLASH_FLAG){
			*led_o = ~led_i;
		}
	}
}
    ②仿真测试文件添加
    右键Test Bench，选择New File
    test_led.cpp
    #include "led.h"
#include <stdio.h>

int main(){

	led_t led_i=0x01;
	led_t led_o;
	const int SHIFT_TIME = 4;
	int i;
	for(i=0;i<SHIFT_TIME;i++){
		flash_led(&led_o , led_i);
		led_i = led_o;
		printf("shift_out is %d \n",(int)(led_o&0x01));
	}
}
  3. C仿真与C综合
    ①点击project->project settings->synthesis->browser->选择顶层函数
    在这里插入图片描述
    ②点击project->Run C Simulation(输出01交替，表示C仿真结果正确）
    在这里插入图片描述
    ③点击Solution->Run C Synthesis->Active Solution
    在这里插入图片描述
  4. 创建Vivado工程
    ①打开Vivado，选择Greate Project
    在这里插入图片描述
    ②点击Next，进行项目信息填写
    在这里插入图片描述
    ③勾选RTL Project
    在这里插入图片描述
    ④Source和约束文件添加，暂时不管，直接Next
    ⑤选择器件

    ⑥点击Finish
    在这里插入图片描述
  5. 导入HLS生成的IP核
    ①生成IP核
    选择Solution->Export RTL
    在这里插入图片描述
    ②导入
    点击setting
    在这里插入图片描述
    选择IP->Repository,并且点击加号，选择solution，将会自动识别到IP，识别到后，点击Apply->OK
    在这里插入图片描述
    检验是否导入成功
    在这里插入图片描述
    生成IP
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
  6. 添加实验代码
    ①选择Add Sources
    在这里插入图片描述
    ②文件名称填写
    在这里插入图片描述
    ③代码内容
    `timescale 1ns / 1ps
module flash_led(
input wire clk ,
input wire rst_n ,
output wire led_o
);
 
wire rst ;//同步复位
wire ap_ready ;//当前可以接收下一次数据
reg ap_start ;//IP 开始工作
reg led_i_vld ;//输入数据有效
wire led_o_vld ;
reg led_i ;//输入的 led 信号
wire led_o_r ;
wire ap_done ;
wire ap_idle ;
reg [1:0] delay_cnt ;
assign rst = ~rst_n ;
assign led_o = led_o_r ;
 
//----------------delay_cnt------------------
always @(posedge clk) begin
if (rst==1'b1) begin
delay_cnt <= 'd0;
end
else if(delay_cnt[1]==1'b0) begin
delay_cnt <= delay_cnt + 1'b1;
end
end
 
//----------------ap_start------------------
always @(posedge clk) begin
if (rst==1'b1) begin
ap_start <= 1'b0;
end
else if(delay_cnt[1]==1'b1)begin
ap_start <= 1'b1;
end
end
 
//----------------led_i_vld------------------
always @(posedge clk) begin
if (rst==1'b1) begin
led_i_vld <= 1'b0;
end
else if(delay_cnt[1]==1'b1)begin
led_i_vld <= 1'b1;
end
end
 
//----------------ap_i------------------
always @(posedge clk) begin
if (rst==1'b1) begin
led_i <= 1'b0;
end
else if(led_o_vld==1'b1)begin
led_i <= led_o_r ;
end
end
 
 
flash_led_0 inst_flash_led (
.led_o_V_ap_vld(led_o_vld), // output wire led_o_V_ap_vld
.led_i_V_ap_vld(led_i_vld), // input wire led_i_V_ap_vld
.ap_clk(clk), // input wire ap_clk
.ap_rst(rst), // input wire ap_rst
.ap_start(ap_start), // input wire ap_start
.ap_done(ap_done), // output wire ap_done
.ap_idle(ap_idle), // output wire ap_idle
.ap_ready(ap_ready), // output wire ap_ready
.led_o_V(led_o_r), // output wire [0 : 0] led_o_V
.led_i_V(led_i) // input wire [0 : 0] led_i_V
); 
endmodule
  7. 约束文件编写
    ①创建约束文件
    在这里插入图片描述
    ②填写相关文件信息
    在这里插入图片描述
    ③代码内容
    ##############LED define################## 
set_property PACKAGE_PIN P15 [get_ports {led_o}] 
set_property IOSTANDARD LVCMOS33 [get_ports {led_o}]

##############Reset define################## 
set_property PACKAGE_PIN P16 [get_ports {rst_n}] 
set_property IOSTANDARD LVCMOS33 [get_ports {rst_n}]

##############50M CLK define################## 
create_clock -period 20.000 -name clk -waveform {0.000 10.000} [get_ports clk]
set_property PACKAGE_PIN N18 [get_ports {clk}] 
set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
  8. 编译生成获取结果
    ①生成
    在这里插入图片描述
    ②进行下载
    点击Open Hardware Manager->Open target->Auto target后，显示如下
    在这里插入图片描述
    点击Program device,下载程序，直接点击Program
    在这里插入图片描述
    实验结果
    在这里插入图片描述
使用SoC FPGA和HLS编译实现全连接算子的FPGA开发
CqpFsharp的博客
09-19 181
总结起来，本文介绍了如何使用SoC FPGA和HLS工具进行全连接算子的FPGA开发。我们首先使用C/C++编写全连接算子的代码，然后使用HLS工具进行编译和优化。通过利用FPGA的并行计算能力，我们可以加速全连接算子的计算过程，提高深度学习模型的推理性能。通过适当的接口，将输入数据传输到FPGA，然后将FPGA计算得到的输出数据传输回主机系统进行验证。在本文中，我们将使用HLS工具编译全连接算子，并将其部署到SoC FPGA上进行加速。将上述代码粘贴到新建的源文件中，并进行综合、优化和生成位文件的操作。
基于Zynq-7000系列之硬件开发学习教程——Xilinx Vivado HLS案例（2）
创龙，嵌入式一体化解决方案商
11-10 5052
前 言 本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS（High-Level Synthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可加速算法开发的进程，缩短产品上市时间。 本次案例用到的是创龙科技的TLZ7x
【HLS】详细介绍以及基于FPGA完成LED灯闪烁
clyrjj的博客
06-03 889
一
led闪烁FPGA
2301_80773657的博客
02-25 298
这行代码的意思是：如果 `dip` 等于 `3'b111'，则 `count_max` 被赋值为 `3_906`；如果 `dip` 不等于 `3'b111`，则 `count_max` 被赋值为 `500_000`。因此，当count达到50,000,000时，表示已经过去了0.5秒，此时可以切换LED的状态。对rst_n取反，即当rst_n为低电平时，~rst_n为高电平，触发复位操作。在这个特定的例子中，它用于根据拨码开关 `dip` 的状态来选择不同的计数值，从而控制LED的闪烁速度。
HLS完成led灯闪烁
xwmrcj的博客
05-24 637
文章目录一、HLS 简介二、HLS 完成 led 灯闪烁 一、HLS 简介 高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。所谓的高层次语言，包括C、C++、SystemC等，通常有着较高的抽象度，并且往往不具有时钟或时序的概念。相比之下，诸如Verilog、VHDL、SystemVerilog等低层次语言，通常用来描述时钟周期精确（cycle-accurate）的寄存器传输级电路模型，这也是当前ASIC或FP
【FPGA】HLS入门实践
qq_53085291的博客
05-30 1757
HLS(High-Level Synthesis)高层综合，就是将 C/C++的功能用 RTL 来实现，将 FPGA 的组件在一个软件环境中来开发，这个模块的功能验证在软件环境中来实现，无缝的将硬件仿真环境集合在一起，使用软件为中心的工具、报告以及优化设计，很容易的在 FPGA 传统的设计工具中生成 IP。传统的 FPGA 开发，首先写 HDL 代码，然后做行为仿真，最后做综合、时序分析等，最后生成可执行文件下载到 FPGA 使用，开发周期比较漫长。使用 HLS，用高级语言开发可以提高效率。
【嵌入式系统应用开发】FPGA——HLS入门实践之led灯闪烁
apple_52030329的博客
05-17 1559
一款高层次综合工具。能够将C/C++或者system C等高级语言转化为RTL(底层硬件描述语言)电路，降低开发时间。提供了常见的库（例如图像处理相关的OpenCv库和其它的数学库）。可以创建IP并通过例化或者使用的方式应用到项目中。转化原理：在前端将 C 语言描述进行分析，然后进行代码层面的优化（code-level transformation），再在后端把这些运算工作进行并行调度（parallelise & schedule），最后生成 RTL 语言。
卷积函数的FPGA实现（四）函数接口的HLS
祥瑞的技术博客
12-10 4515
背景：编写好IPcore并且验证通过，但是接口需要进行HLS。 目的：将卷积IPcore接口进行HLS，将权重输入输出同步为DRAM的地址，axi-stream协议进行传输数据。将神经网络参数通过axi-lite协议进行传输。 参考： 用IPcore调用DDR3相关知识 https://blog.youkuaiyun.com/weixin_36474809/article/details/810180...
FPGA——HLS编程入门
qq_48008050的博客
05-28 9290
目录一、HLS简介二、HLS与VHDL/Verilog三、HLS优点与局限四、入门级的HLS程序（一）官方教程文档（二）新建工程（三）添加源文件（四）添加 C 仿真文件（五）进行 C 仿真（六）进行C综合（七）联合仿真（八）添加 Directive（九）使用Modelsim 打开联合仿真所产生的波形（十）导出IP核参考资料 一、HLS简介 HLS(High Level Synthesis)：一款高层次综合工具。 能够将 C/C++ 或 者 system C 等高级语言转化为 RTL (底层硬件描述语言)
嵌入式硬件开发学习教程——基于Zynq-7010/7020 Xilinx Vivado HLS案例 （流程说明）
创龙，嵌入式一体化解决方案商
11-10 3338
前 言 本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS（High-Level Synthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可加速算法开发的进程，缩短产品上市时间。 本次案例用到的是创龙科技的TLZ7x
Zedboard快速启动：30分钟点亮LED灯与实现串口通信
![Zedboard快速启动：30分钟点亮LED灯与...文章首先介绍了如何搭建开发环境，接着通过点亮LED灯的示例来理解硬件接口和FPGA设计流程。随后，本文深入探讨了串口通信的原理与实现，并探索了Zedboard的高级功能，如ADC
VHDL实现1秒LED闪烁
11-13
利用50MHz的外部时钟输入，经过2次分频得到1秒的精确定时，给LED取反。
vivado FPGA
最新发布
03-25
上述代码片段定义了一个基于边沿触发原理工作的模块，通过累加内部变量值改变外设状态，形成闪烁效果[^9]。 #### 结合特定板卡实例说明应用方法 假设我们正在针对型号为 Zynq ZC702 Development Board 的设备编写...
学fpga（hls之系统开发）
嵌入式-老费，一个分享专业嵌入式知识的blog
05-22 1343
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 对于zynq这样的开发平台，开发方法很多。你可以把它当作fpga，也可以当成是arm，当然也可以当成两者的结合体。此外，因为zynq里面集成了多核a9、a53，所以系统开发的模式就更多了，今天可以好好了解下。不过，因为最近芯片危机，zynq的供应是一个问题，这方面也要做一个好好的考虑。 1、纯pga开发 这个比较简单，就是把zynq当成纯fpga来开发。 ...
HLS编程环境入门——LED灯闪烁
qq_45748462的博客
05-27 921
目录一、HLS简介二、点亮LED灯——入门级HLS程序（一）、仿真1、环境配置2、新建工程3、代码编写4、进行 C 仿真与 C 综合(二)、烧录1、导出 HLS 工程生成的 IP 核2、添加新文件led.v将代码生成的 HLS IP 例化进工程当中3、连接板子，烧录程序 一、HLS简介 1、HLS是什么 HLS是高层综合（High level Synthesis） 是将C或者c++语言编译为FPGA能够读懂和运行的RTL级别的语言 2、与VHDL或者verilog的比较 优点：用高级语言完成期望在硬件电路上
基于FPGA实现led闪烁10次（间隔时间为0.5s）
qianqisheng的博客
09-29 1054
实现led闪烁，半秒间隔，闪烁10次
HLS实现led灯的闪烁
m0_54384176的博客
05-20 229
HLS(High-Level Synthesis),HLS是高层次综合的简称，至于层次的理解。一般分为系统级、算法级、RTL级、门级，开关级。一般认为RTL级及以下设计是可用的，“层次”即从什么角度去描述想要实现的功能。譬如，a xor b采用门级描述就是a，b是一个异或门的输入；而采用高一点层次描述就是a+b。显然，越低层次的描述越困难HLS就是从高层次描述，之后综合成可用的网表文件的技术。这里的“高”指采用C、C++等编写程序，而不是传统的HDL语言。
Vivado HLS实现点亮led
chenyu128的博客
05-13 1221
vivado hls实现点亮led
学fpga（hls之花式led配置）
嵌入式-老费，一个分享专业嵌入式知识的blog
05-01 603
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 不管是学习c、c++，还是fpga，led的配置都是基础课。今天可以学点不一样的，看看hls里面led是怎么进行配置的。相关的代码主要参考两本资料，一本是《领航者zynq之hls开发指南 v2.0》，还有一本是《zynq开发平台hls教程》。两本资料都偏向实战，对于入门来说都不错。 1、编程语言 编程语言一般是c++，c也可以 2、最简单的led熄灭控制 void ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值